DAN TEODORESCU

automatică
informatica

AUTOMATIZĂRI MICROELECTRONICE

52

EDITURA TEHNICĂ

Scanned with OKEN Scanner

Colecția AUTOMATICĂ ● INFORMATICĂ

11. *Ștefănescu, N.* — **Selsine**
12. *Totolici, D.* — **Analiza automată continuă**
13. *Bătrîna, I. ș.a.* — **Aparate de măsurat și măsurări numerice**
14. *Fränkel, D., De Sabătă, I.* — **Traductorul Hall**
15. *Procopovici, E.* — **Cuplaje electromagnetice cu fricțiune și cu dinți**
16. *Weber, F.* — **Măsurarea, comanda și reglarea în tehnica climatizării**
17. *Palade, D.* — **Aerul comprimat în sistemele automate**
18. 19. *Weinrich, G.* ș.a. — **Sisteme de reglare unificate pentru procese rapide** (vol. I și II)
20. *Costake, N.* — **Alegerea sistemelor numerice de prelucrare a informației**
21. *Codreanu, C.* și *T. Coloși* — **Termistoare și varistoare**
22. 23. *Brana, C. Brana, V.* — **Transmiterea informației numerice în măsurări și automatizări,** (vol. I și II)
24. *Popa, Al.* — **Utilizarea calculatoarelor în transportul feroviar**
25. *Stoicoviciu, O.* — **Cîntărirea automată în industrie**
26. * * * — **Dispozitivele aritmetice ale calculatoarelor numerice**
27. 28. *Costache, N.* — **FORTRAN** (vol. I și II)
29. *Georgescu, I.* — **Sisteme de echipamente și programe pentru calculatoare**
30. *Avramescu, A.* — **Echipamente periferice ale calculatoarelor numerice**
31. *Marinoiu, V., Poșchină, I.* — **Robinete de reglare**
32. *Bejan, I.* — **Amplificatorul magnetic în sistemele automate**
33. 34. *Epure, M.* ș.a. — **Calculatoarele FELIX-256, IRIS 50 și IBM 360/30, Funcționare și depanare**
35. *Hăngănuț, M.* — **Programe FORTRAN comentate, în automatică**
36. *Georgescu, I.* — **Sisteme de operare pentru calculatoare numerice**
37. *Wilkes, M. V.* — **Sisteme de calcul cu acces multiplu**
38. 39. *Ionescu, V., Lupaș, L.* — **Tehnici de calcul în teoria sistemelor** (vol. I și II)
40. *Papadache, I.* — **Alegerea și acordarea regulatoarelor**
41. *Petrescu, Adrian* — **Microprogramare. Principii și aplicații**
42. *Bogdan, R. C.* (coordonator) — **Memoriile calculatoarelor electronice**
43. *Munteanu, E.* ș.a. — **Programarea în limbaje de asamblare**
44. *Herșcovici, H.* — **Circuite integrate în aparatura de automatizare**
45. 46. *Dodescu, E.* ș.a. — **Minicalculatoare. Aplicații**
47. *Marinoiu, V.* ș.a. — **Robinete de reglare,** ed. a II-a
48. *Livovschi, L.* — **Scheme logice**
49. *Necula, N.* ș.a. — **Cromatografe de proces**
50. *Asavinei, I. Niculescu Cornelia* — **Ghid pentru utilizarea termocuplurilor în măsurări industriale**
51. *Ungureanu, Șt.* — **Sensibilitatea sistemelor dinamice.**

Scanned with OKEN Scanner

Colecția AUTOMATICĂ-INFORMATICĂ nr. 52

DAN TEODORESCU

AUTOMATIZĂRI MICROELECTRONICE

Studii de caz

EDITURA TEHNICĂ
București – 1988

Scanned with OKEN Scanner

Lucrarea reprezintă o colecție comentată de realizări recente, de înaltă performanță, în domeniul *automatizărilor microelectronice*, ghidată de un fin discernămînt al selecției, care-i conferă relevanță nu numai în plan tehnico-științific, dar și sub aspectul dinamicii creativității, mulțumită reconstituirii genealogiei unor concepte sau echipamente și schițării unor trenduri ale unor evoluții previzibile. Este evidențiată „oferta" actuală a microelectronicii, care agregînd coerent componentele clasice în volume infinitesimale, devine un furnizor la prețuri convenabile de „prefabricate" funcționale. Exemplele studiate clarifică mutațiile survenite în criteriile și exigențele impuse utilizatorilor ca urmare a acestui fapt, care a transfigurat automatica într-o combinatorică de module microelectronice, consacrînd arhitecturi specifice și o nouă filosofie a proiectării, pertinent analizate. Itinerarul tematic parcurs în lucrare traversează dominante majore ale preocupărilor și aplicațiilor actuale : achiziția și prelucrarea datelor de proces, măsurări automate și inteligente, conducerea multiprocesor, acționări electrice, poziționări de precizie, robotică, testarea automată, sisteme cu autodiagnoză și tolerante la defectări. Interesantă este surprinderea și a feedback-ului exercitat de automatică asupra microelectronicii, prin implementarea în microstructuri a unor funcțiuni de automatizare cu rol benefic în ce privește testabilitatea și fiabilitatea sistemelor. Suita studiilor de caz gradează evoluția generațiilor succesive de echipamente, constituindu-se în ansamblu într-o școală a „proiectării performanței", pusă lucid în relație cu obiectivele și costurile aferente.

Cu o mare densitate informațională și o integrare multidisciplinară pe scară largă, lucrarea se adresează inginerilor automatiști, electroniști, informaticieni, electrotehnici, specialitilor în fiabilitate, analiștilor de sisteme complexe, studenților etc.

Recenzent : dr. ing. **Theodor Borangiu**

Redactor : ing. **Mircea Grosu**
Tehnoredactor : **Olimpiada Nistor**
Coperta : **Simona Dumitrescu**

Bun de tipar : 15.10.1988. Coli de tipar 16.
C.Z. : 68/5 : 621.38.

Întreprinderea poligrafică „Oltenia",
str. Mihai Viteazul nr. 4, Craiova
Republica Socialistă România
Comanda nr. 233

Scanned with OKEN Scanner

MICROELECTRONIC CONTROL TECHNIQUES

The book presents in self-contained form the most significant microelectronic techniques as well as the related devices permitting to obtain highly accurate control systems. Topics such as automatic testing, selftesting and selfdiagnosis are also included.

Part I (chapters 1—5) is devoted mainly to data aquisition and processing. Thus, chapter 1 dealing with data aquisition techniques used in decentralized systems includes such topics as: flexibility and decentralization (§ 1.2), aquisition of measured data (§ 1.3), optimal communication with the central computer (§ 1.4), fast aquisition via microprogramming (§ 1.5). Chapter 2 is concerned with modern data aquisition systems especially those using serial-output analog-to-digital converters. Active filters are discussed in chapter 3 with emphasis on Bessel, Butterworth as well as Chebishev filters involving monolythic ICs. Synchronic filters using precision analogic multipliers are presented in § 3.3, while § 3.4 deals with electronic devices permitting to get the mean-value of analogic signals, over large time intervals, as required for control purposes. Chapter 4 is concerned with automatic measurement techniques. The IEC (IEEE-488) instrumentation bus is discussed in § 4.2 in connection with some bus-compatible instruments and bus-adapters presented in § 4.3. Measurement techniques based on intelligent instruments are presented in § 4.4, and communication between several subsystems involving such instruments in analyzed in § 4.5. Chapter 5 devoted to multiprocessor systems includes such topics as: extensibility (§ 5.2), VME and I^2 (Inter-Intelligence) buses and the modularity problem (§ 5.3), reliability and decentralization (§ 5.4), measuring errors in communication systems (§ 5.5).

Part II (chapters 6—8) deals with controlling small actuators via electronic devices. Thus, chapter 6 is concerned with systems using intelligent controllers in connection with DC motors (§ 6.2) as well as with stepper motors (§ 6.3). The problem of precise position control is discussed in chapter 7 with emphasis on 16 bit controllers. Chapter 8 provides a comprehensive treatment of suboptimal controllers for small DC motors.

Scanned with OKEN Scanner

Part III (chapters 9—12) is concerned with the reliability problem of microelectronic devices and the related testing strategies. Chapter 9 deals with estimation modeling and prediction of the reliability of the ICs. Specific topics discussed are in order: testability and transparence (§ 9.2) modern burn-in procedures (§ 9.3), the exponential model (§ 9.4), wear-out models (§ 9.5) and dinamic reliability models (§ 9.6). Automatic testing procedures are analyzed in chapter 10, including such topics as: optimal testing strategies (§ 10.3), testability and CAD (§ 10.4), automatic test pattern generation (§ 10.5), testing microprocessores and memories (§ 10.6). Chapter 11 is devoted to self-testing and selfdiagnosis procedures as applied to modern ICs. Thus § 11.2 deals with data-integrity versus α-radiation. Besides, other topics such as hard errors and reliability (§ 11.3, § 11.4), fault correction in memories (§ 11.5), selftesting (§ 11.6) and selfdiagnosis techniques (§ 11.7) are also presented. Finally, chapter 12 is devoted to artificial intelligence techniques as applied in automatic testing and selftesting. Topics included are in order: fault-tolerant systems and non-stop computers (§ 12.2), signature analyzis and automated troubleshoting (§ 12.3), intelligent selftesting devices (§ 12.4), selfdiagnosis and artificial intelligence (§ 12.5).

Scanned with OKEN Scanner

Cuvînt înainte

Cînd primul microprocesor *de 4 biți trecea pragul laboratorului, impunîndu-se ca o realizare deschizătoare de drumuri,* automatica *era de mult o disciplină ajunsă la maturitate, cu o teorie solid fundamentată și numeroase realizări practice notabile. De fapt în 1971, anul nașterii microprocesorului, rămăseseră foarte puține domenii neexplorate ale automaticii. Ca urmare a impactului cu primele realizări ale tehnicii spațiale, teoria sistemelor optimale ajunge astfel să dispună de instrumente de lucru extrem de puternice, capabile să răspundă celor mai variate cerințe aplicative. Stările inobservabile ale sistemelor pot fi acum „reconstruite" cu ajutorul observatorilor, iar sistemele contaminate de zgomot beneficiază din plin de avantajele oferite de tehnica filtrării. Printr-o ciudată coincidență, în același an, 1971, apare cartea lui Aström care inaugurează importanta clasă a* regulatoarelor autoacordabile.

Dar în acest stadiu al automaticii, fără îndoială foarte evoluat, încep să se distingă clar și anumite limite. Creșterea rapidă în complexitate a automatizărilor industriale aduce în prim plan problema sistemelor multivariabile, cu mai multe intrări și mai multe ieșiri. Echiparea regulatoarelor din diversele bucle ale unui astfel de sistem cu circuite integrate, și mai tîrziu cu microprocesoare, devine o necesitate stringentă atît din punctul de vedere al adaptabilității regulatoarelor respective, cît și al fiabilității întregului sistem. Teme de reglare mult mai sofisticate pot fi acum lăsate în seama acestor regulatoare „inteligente", cu singura condiție ca funcționarea lor să fie coordonată de un calculator. Acesta a fost un moment de cotitură în automatică, ale cărui urmări se resimt din plin și azi ; el a însemnat însă tot atît de mult și pentru microelectronică, *deoarece plusului de acuratețe și flexibilitate oferit de aceasta, automatica i-a răspuns cu o nebănuită varietate de situații, deci cu un cîmp de aplicații extrem de larg. Cartea de față încearcă să surprindă efectele actuale ale acestui impact, căruia științele tehnice moderne — și nu numai ele — îi datorează atît de mult.*

Cartea cuprinde trei secțiuni. Primele două abordează problemele specifice ale clasei de dispozitive și sisteme microelectronice orientate spre automatică, iar partea a treia este consacrată fiabilității integratelor, ca și metodelor automate de testare și autotestare. Forma aleasă este aceea a prezentării

Scanned with OKEN Scanner

unor implementări de vîrf tipice, a unor „cazuri" relevante pentru problema tratată și reprezentative pentru tendințele actuale. O astfel de opțiune poate fi socotită naturală în raport cu structura atît de complexă a microelectronicii moderne. Totuși, o importanță atît de mare acordată fiabilității poate să surprindă la prima vedere. Impresia se șterge însă imediat, dacă ținem cont de miza foarte mare pusă în joc, în condițiile în care un sistem complex, cu obiective economice importante, depinde de buna funcționare a unui singur circuit integrat. După cum se va vedea, aportul de inteligență adus de tehnicile moderne este, și aici, considerabil.

În încheiere autorul aduce mulțumirile sale celor care l-au ajutat la finalizarea acestei cărți, dr. ing. Theodor Borangiu de la Institutul Politehnic București pentru observațiile critice asupra manuscrisului și Editurii Tehnice, prin ale cărui strădanii cartea de față ajunge în cercul cititorilor interesați, studenți, ingineri de sistem, cercetători, cadre didactice.

AUTORUL

Scanned with OKEN Scanner

Cuprins

Cuvînt înainte

PARTEA I

ACHIZIȚIA ȘI PRELUCRAREA DATELOR MĂSURATE

Capitolul 1

Achiziția datelor în sistemele descentralizate 13

1.1. Introducere 13
1.2. Flexibilitate și descentralizare 14
1.3. Achiziția datelor de măsurare 17
1.4. Comunicarea optimală cu calculatorul central 22
1.5. Achiziția rapidă prin microprograme 27
1.6. Concluzii 33

Capitolul 2

Dispozitive de achiziție a datelor 35

2.1. Introducere 35
2.2. Achiziția datelor cu convertor A/D 37
2.3. Concluzii 45

Capitolul 3

Filtrarea și medierea semnalelor analogice 47

3.1. Introducere 47
3.2. Filtre cu circuite integrate 48

Scanned with OKEN Scanner

3.3. Filtre sincrone 59
3.4. Medierea semnalelor 61
3.5. Concluzii 72

Capitolul 4

Automatizarea operațiilor de măsurare 73

4.1. Introducere 73
4.2. Magistrala IEC și sistemele de măsură automate . . . 73
4.3. Compatibilitatea instrumentelor. Adaptorul de magistrală 78
4.4. Măsurarea automată cu instrumente inteligente . . . 83
4.5. Comunicarea cu alte sisteme 86
4.6. Concluzii 88

Capitolul 5

Transferul și procesarea datelor în sistemele multiprocesor . . . 89

5.1. Introducere 89
5.2. Magistralele sistemelor multiprocesor. Extensibilitate . . 90
5.3. Magistralele VME și I^2. Modularitate 95
5.4. Comanda descentralizată și siguranța sistemului . . . 99
5.5. Măsurarea erorilor în sistemele de comunicație digitale . 102
5.6. Concluzii 103

PARTEA II

COMANDA ACȚIONĂRILOR DE MICĂ PUTERE

Capitolul 6

Acționări de mică putere cu comenzi inteligente 105

6.1. Introducere 105
6.2. Acționări cu motoare de curent continuu 110
6.3. Acționări cu motoare pas cu pas 114
6.3.1. Comanda prin curenți sinusoidali 119
6.3.2. Hardware versus software 123
6.3.3. Motoare pas cu pas în scheme cu reacție 130
6.4. Concluzii 132

Scanned with OKEN Scanner

Capitolul 7

Poziționări de precizie pe 16 biți 133

7.1. Introducere 133
7.2. Poziționări de precizie cu motoare de curent continuu. Sisteme cu convertoare D/A 133
7.3. Concluzii 141

Capitolul 8

Acționări de curent continuu cu comandă suboptimală 142

8.1. Introducere 142
8.2. Acționări de curent continuu cu amplificatoare operaționale 145
8.3. Comanda motorului de curent continuu 151
8.4. Concluzii 151

PARTEA III

CREȘTEREA FIABILITĂȚII SISTEMELOR AUTOMATE MICROELECTRONICE

Capitolul 9

Fiabilitatea circuitelor integrate — estimare, modelare, predicție . . 153

9.1. Introducere 153
9.2. Testabilitate și transparență 154
9.3. Evitarea defectelor timpurii. Proceduri „burn-in" moderne 158
9.4. Căderile sporadice. Modelul de predicție exponențial . 162
9.5. Modelarea proceselor de îmbătrînire 167
9.5.1. Aproximarea modelului Weibull 167
9.5.2. Modele de șoc și modele de degradare discrete . . . 171
9.6. Modelul de fiabilitate dinamic 172
9.7. Concluzii 175

Capitolul 10

Testarea automată și strategii de testare 177

10.1. Introducere 177
10.2. Testare manuală sau testare automată ? 178
10.3. Strategia optimă de testare 179

Scanned with OKEN Scanner

10.4. Testabilitatea și modelele CAD 183
10.5. Generarea automată a vectorilor de testare 188
10.6. Testarea microprocesoarelor și memoriilor 194
10.7. Testarea produselor software — trei strategii 199
10.8. Concluzii 202

Capitolul 11

Integrate cu autotestare și autocorecție 203

11.1. Introducere 203
11.2. Particulele alfa și integritatea datelor 204
11.3. Erorile permanente și fiabilitatea sistemului 206
11.4. Depistarea erorilor permanente 208
11.5. Corecții în memorie. Circuite redundante 210
11.6. Circuite pentru depistarea și corectarea erorilor . . . 213
11.7. Tehnici de autodiagnoză 217
11.8. Concluzii 223

Capitolul 12

Siguranța în funcționare și inteligența artificială 225

12.1. Introducere 225
12.2. Sisteme cu condiții de siguranță severe și calculatoare non-stop 226
12.3. Analiza de semnătură și depanarea automată . . . 233
12.4. Dispozitive de autotestare inteligente 237
12.5. Autodiagnoza și inteligența artificială 243
12.5.1. Strategii de căutare euristice 243
12.5.2. Planuri și teste 246
12.6. Concluzii 250

Bibliografie 252

Scanned with OKEN Scanner

Partea I

ACHIZIŢIA ŞI PRELUCRAREA DATELOR MĂSURATE

1. Achiziţia datelor în sistemele descentralizate

1.1. Introducere

Sistemele moderne de comandă şi reglare industriale se caracterizează printr-un număr mare de senzori şi o viteză de prelucrare a datelor ridicată. Aceasta atrage după sine creşterea substanţială a numărului buclelor dă legătură între senzori şi calculator, aşa încît structura clasică, cu calculator *centralizat* [1.1], se dovedeşte în multe cazuri inadecvată. Numărul mare de puncte de măsurare nu este însă singurul impediment. Se adaugă la aceasta faptul că timpii de măsurare tind în prezent să devină mai lungi, datorită creşterii volumului de date, iar precizia cerută mai mare. Pe de altă parte, cresc pretenţiile cu privire la siguranţa deservirii sistemelor automate, care prelucrează şi utilizează date din ce în ce mai complexe. În aceste condiţii calculatorul ajunge repede să fie suprasolicitat şi singura soluţie rezonabilă este ca o parte din funcţiile lui să fie trecute asupra subsistemelor periferice, care apar în context ca „prelungiri inteligente" ale calculatorului. Subsistemele periferice sînt de regulă astfel concepute ca să opereze cu semnale de natură foarte diversă : mărimi analogice de nivele ridicate sau scăzute, TTL, semnale continue şi alternative, semnale digitale etc., aşa încît dotarea lor cu funcţii suplimentare, de asemenea specializate, nu a reprezentat un efort prea mare, nici chiar sub raport tehnologic. Astfel de funcţii specializate, de exemplu conversia analog-digitală a semnalelor, formarea semnalelor şi chiar anumite faze ale prelucrării digitale a acestora, pot fi uşor realizate dotînd perifericele cu microprocesoare. Aceasta conduce la o „eliberare" a calculatorului central, concomitent cu migrarea către periferie a inteligenţei, într-un cuvînt, la structura *descentralizată* a sistemului. Rezultatul cel mai notabil al trecerii de la sistemele centrali-

Scanned with OKEN Scanner

zate la cele descentralizate — un proces evolutiv care azi nu mai poate fi pus sub semnul îndoielii — este creşterea flexibilităţii sistemului, a capacităţii lui de a răspunde la un spectru foarte larg de teme complexe de măsurare, comandă şi reglare. Bineînţeles, o transformare atît de profundă atrage după sine schimbarea multor puncte de vedere tradiţionale. Ce efect a avut ea asupra structurii dispozitivelor de achiziţie a datelor de măsurare, în ce sens se dezvoltă azi dispozitivele aferente de prelucrare a semnalelor şi cum influenţează aceasta arhitectura sistemului în ansamblu sînt cîteva dintre temele care vor fi dezvoltate în capitolul de faţă.

1.2. Flexibilitate şi descentralizare

Prin *flexibilitate* se înţelege, în general, capacitatea unui sistem de a se adapta uşor unui ansamblu de condiţii noi externe sau interne. Cazul cel mai tipic este cel în care anumiţi parametri externi se modifică accidental, iar sistemul, trebuind să-şi îndeplinească obiectivul, îşi adaptează parametrii interni astfel ca să facă faţă la noua situaţie. Un exemplu elocvent în acest sens îl constituie roboţii de montaj : o schimbare accidentală de poziţie a obiectelor care sînt manipulate, sau coliziunea mîinii mecanice cu un obiect străin declanşează imediat un proces de adaptare, cu efectuarea corecturilor de traiectorie necesare, eventual cu schimbarea adaptivă a strategiei robotului. O soluţie elegantă a problemei, implementată la robotul Universităţii Karlsruhe [1.2], constă în dotarea mîinii mecanice cu senzori „inteligenţi". Prin intermediul unei configuraţii cu microcalculator se prelucrează informaţia, iar datele rezultante sînt transmise printr-o interfaţă la calculatorul central. Deşi nu este vorba de transmiterea informaţiilor la distanţe mari, avem de-a face în fond cu o structură *descentralizată*, deoarece senzorii şi sistemele aferente de prelucrare a datelor de măsurare eliberează calculatorul de numeroase sarcini.

• Fluxul informaţiilor într-un sistem descentralizat este redat în fig. 1.1. Strategia de comandă, elaborată de calculator, conţine toate datele asupra traiectoriei pe care trebuie să o realizeze efectorul sistemului, în speţă mîna mecanică a robotului. Traiectoria nu coincide exact cu cea teoretică, deoarece o serie de modificări intervin de regulă în treapta următoare, funcţie de factorii accidentali amintiţi (perturbaţii). În orice caz, traiectoriei modificate, exprimată iniţial printr-un ansamblu de parametri dependenţi de condiţiile la limită, trebuie să i se aplice un algoritm de interpolare. Ea rezultă ca urmare sub forma unor curbe continue, în spaţiu, exprimată în coordonate carteziene, care sînt trans-

Scanned with OKEN Scanner



Fig. 1.1. Comanda adaptivă a roboților : flexibilitatea se obține prin utilizarea unor senzori „inteligenți".

formate apoi în coordonatele interne ale robotului. Aceasta din urmă este forma sub care se efectuează comanda axelor manipulatorului și se observă pe figură că dispozitivul de comandă și manipulatorul formează de fapt un sistem de reglare, care se închide prin bucla de reacție internă. Ca valori prescrise pentru realizarea traiectoriei dorite se consideră aici unghiurile articulațiilor mîinii mecanice, pe care sistemul de reglare le urmărește, minimizînd eroarea de poziție. Corecțiile traiectoriei se fac pe bucla de reacție externă, care, în afară de sistemul de senzori ai mîinii mecanice, de camera de luat vederi cu rețea de diode și de procesorul datelor de stare include și un bloc de identificare a forțelor și momentelor la care este supusă mîna mecanică în timpul funcționării. Operația de identificare este decisivă pentru buna funcționare a sistemului, deoarece rezultatele ei conduc nu numai la modificarea traiectoriei, ci — dacă este cazul — și la schimbarea strategiei de comandă. Devine astfel evident că flexibilitatea sistemului depinde în principal de elementele de pe

Scanned with OKEN Scanner

bucla de reacţie externă. Dispozitivele de achiziţie şi prelucrare preliminară a datelor de măsurare joacă în acest context un rol important, asupra căruia vom reveni mai tîrziu. ■

• La concluzii similare sîntem conduşi şi în cazul sistemului de comandă şi reglare din fig. 1.2, deşi aici este evident cazul unor distanţe mult mai mari între calculator şi subsistemele inteligente [1.3]. Distanţa ca atare are din punct de vedere funcţional puţină importanţă, în schimb perturbaţiile electrice induse în cablurile de legătură lungi pot avea o influenţă considerabilă asupra proceselor din sistem. Din acest punct de vedere se dovedeşte extrem de convenabil faptul că microcalculatorul



Fig. 1.2. Schema simplificată a unui sistem de comandă şi reglare descentralizat.

Scanned with OKEN Scanner

central comunică digital cu substaţiile, prin intermediul unei interfeţe de comunicaţii, deoarece se ştie că semnalele digitale sînt mult mai puţin expuse la perturbaţii. Avantajul devine cu adevărat substanţial în condiţiile în care regulatoarele sistemului sînt dotate cu microprocesor şi plasate în imediata apropiere a procesului, astfel ca intrarea lor, conectată la traductoare, să necesite cabluri scurte, puţin expuse la perturbaţii, aşa cum se vede la sistemul descentralizat din figură. Pe de altă parte regulatoarele dotate cu microprocesor oferă şi posibilitatea unei corecţii eficiente a erorilor, efectuată independent pe fiecare substaţie, de unde rezultă că într-un astfel de sistem integritatea datelor este practic foarte puţin influenţată de perturbaţii. Regulatoarele dotate cu microprocesor au un grad înalt de independenţă, în sensul că ele pot să-şi realizeze funcţiile de bază chiar dacă calculatorul central se defectează, ceea ce atestă odată în plus flexibilitatea foarte bună a sistemului. Pentru teme de reglare mai puţin pretenţioase se poate aplica aici aşa-numitul protocol binar sincron (BISYNC), cu avantajul suplimentar că în locul microcalculatorului poate fi utilizat un simplu microprocesor. Se diminuează astfel nu numai costul, ci şi cheltuielile de întreţinere ale celui mai complex dintre blocurile sistemului, microcalculatorul central. ■

1.3. Achiziţia datelor de măsurare

Trăsătura cea mai tipică a *descentralizării* — apropierea de proces a funcţiilor de prelucrare digitală a datelor — are cel puţin două consecinţe imediate: prima se referă la achiziţia datelor analogice, a doua la transmiterea la distanţă a datelor digitale, adică la legătura cu calculatorul central. Una dintre problemele relativ delicate ale sistemelor de achiziţie convenţionale, şi anume *filtrarea semnalelor analogice*, beneficiază de la bun început de soluţii mult mai simple în contextul sistemelor descenralizate, datorită legăturilor scurte la traductoare (senzori).

• În anumite situaţii, cum este cazul robotului amintit anterior, operaţia de filtrare a semnalelor de la traductoare devine superfluă, semnalele fiind conduse la intrarea dispozitivului de achiziţie a datelor, aşa cum se vede în fig. 1.3. Traductoarele sînt perechi de mărci tensometrice, lipite pe un ansamblu de 8 lamele elastice care susţin mîna mecanică. Mărcile tensometrice sînt conectate în ramurile unor punţi de măsurare şi fiecărei punţi active de acest fel îi corespunde o punte pasivă identică pentru compensarea efectelor perturbatoare de natură termică sau electrică. Dispozitivul de achiziţie a datelor utilizat (integratul HDAS-8 Intersil Datel) posedă la intrare un multiplexor cu 8

Scanned with OKEN Scanner



Fig. 1.3. Dispozitiv de achiziție a datelor de măsurare.

canale, urmat de amplificatorul de măsurare, un circuit de eșantionare și blocare, (reținere) și un convertor analog-digital de 12 biți împreună cu circuitele logice de comandă și control aferente [1.4]. Comanda integratului se face de la microcalculator și ea constă în principal dintr-un cod de 3 biți pentru alegerea lamelei electrice dorite și un impuls de trigger, pentru startul conversiei analog-digitale. Intrarea datelor de măsurare în dispozitiv are loc secvențial, în sensul că multiplexorul analogic alege succesiv cîte o punte din cele 8 existente. Cele 8 valori sînt introduse într-o tabelă, iar la citirea acesteia din urmă se face compararea valorii respective cu o valoare de referință. Dacă o anumită valoare măsurată atinge pe cea de referință — situație care poate surveni, de exemplu, dacă mîna mecanică lovește accidental un obiect, sau dacă sarcina ridicată este exagerat de mare — este transmis un semnal de întrerupere calculatorului de comandă. Se observă cum încă de la acest nivel inferior, din imediata vecinătate a senzorilor, se asigură comportarea adaptivă a sistemului, deci răspunsul său flexibil în condiții de lucru anormale. ■

În multe sisteme de măsurare și comandă descentralizate dispozitivul de achiziție a datelor trebuie să lucreze împreună cu un microprocesor. Atunci compatibilitatea sa cu o clasă largă de microprocesoare uzuale devine un factor esențial, deoarece scutește pe specialist de introducerea unor interfețe costisitoare.

Scanned with OKEN Scanner

• Schema unui astfel de dispozitiv de achiziţie a datelor, şi anume MP 32 (Burr Brown), este reprezentată în fig. 1.4. El include un multiplexor, amplificatorul de măsurare, convertorul analog-digital de 12 biţi, decodificatorul de adrese şi logica de control aferentă, inclusiv cea necesară pentru cererea de întrerupere şi accesul direct la memorie (DMA). Multiplexorul admite 16 semnale analogice de intrare simple, respectiv 8 semnale diferenţiale [1.5.] Canalele multiplexorului sînt adresate prin intermediul decodificatorului de adrese conectat la magistrala de adrese a microprocesorului. Numărul intrărilor analogice poate fi mărit oricît de mult cu ajutorul unor multiplexoare externe. Amplificatorul operaţional cu derivă redusă are amplificarea programabilă (cu ajutorul unei rezistenţe, nefigurate), astfel încît să admită intrări de la ±10 mV în sus, cu un factor de amplificare de la 1 la 500. Convertorul analog-digital de 12 biţi este de tipul cu aproximare succesivă şi realizează un timp de conversie de 40 μs, cu o liniaritate şi o stabilitate la temperatură foarte bune. Între canalul „selecţie" şi „start conversie" se află conectat un element de întîrziere. Logica de control generează semnale pentru întreruperea unităţii centrale de procesare (CPU) în timpul conversiei şi semnalizează cînd conversia s-a terminat, pentru ca datele să fie citite. ■



Fig. 1.4. Schema sistemului de achiziţie de date MP 32.

• La teme de măsurare mai pretenţioase achiziţia datelor trebuie precedată de o operaţie de prelucrare a semnalelor de traductor, ca în cazul sistemului de măsurare K 2000 [1.6]. Datorită structurii dispozitivelor

Scanned with OKEN Scanner

sale de prelucrare a semnalelor, următoarele probleme importante se rezolvă încă la intrarea sistemului:

— filtrarea semnalelor de traductor;
— calibrarea statică și dinamică;
— comanda amplificării semnalelor;
— corecția punctului de nul;
— obținerea tensiunii de alimentare necesară traductoarelor de măsurare (punți cu mărci tensometrice, traductoare inductive etc.).

Schema dispozitivelor de prelucrare a semnalelor se vede în fig. 1.5. Fiecare dispozitiv posedă un filtru, un registru de intrare și două amplificatoare operaționale, unul pentru semnalul de traductor, celălalt pentru tensiunea de alimentare a traductoarelor. Comanda dispozitivelor pentru efectuarea operațiilor amintite se face de către codificator, prin intermediul unei magistrale de 8 biți, iar ieșirea dispozitivelor este condusă la codificator printr-o interfață analogică. Interfața de intrare, conectată de asemenea la magistrală, face legătura cu magistrala de



Fig. 1.5. Prelucrarea semnalelor de măsurare la sistemul K 2000.

Scanned with OKEN Scanner

comandă și calibrare de 8 biți a codificatorului. În afară de dispozitivele de prelucrare a datelor și de codificator sistemul mai include linia de legătură, decodificatorul și calculatorul. La ieșirea decodificatorului dispunem de datele de măsurare în formă analogică sau digitală. Codificatorul și decodificatorul au pînă la un anumit punct o structură identică. Să ne concentrăm puțin asupra structurii și funcțiilor codificatorului, pentru că el ne dă o idee destul de exactă asupra efectelor globale ale descentralizării sistemului.

Rolul codificatorului este să digitalizeze valorile măsurate în vederea transmiterii lor la distanță prin tehnica PCM (pulse code modulation) sau înregistrării datelor pe dispozitive cu bandă magnetică locale. La datele provenite din măsurări analogice codificatorul mai adaugă informații suplimentare, de exemplu data și ora, ceea ce favorizează utilizarea independentă a rezultatelor măsurărilor. Unul dintre principalele avantaje ale sistemului este faptul că datele de măsurare îi stau la dispoziție specialistului într-o succesiune programabilă și cu viteza dorită, iar codificatorul contribuie substanțial, prin structura lui, la atingerea acestui scop. În fig. 1.6 este reprezentat codificatorul, compus dintr-o secțiune de achiziție de date și o secțiune de programare, cele două module fiind legate între ele prin interfața de comunicații. Intrarea datelor analogice are loc prin intermediul unui multiplexor și a conver-



Fig. 1.6. Codificatorul sistemului de măsurare; intrările analogice provin de la prelucrarea semnalelor (fig. 1.5).

Scanned with OKEN Scanner

torului analog-digital. Un multiplexor este prevăzut și pentru datele digitale, eventual disponibile la intrarea codificatorului, iar controlerul microprogramabil comunică cu interfața de ieșire atît direct, cît și prin magistralele de 8 și 16 biți. Magistrala de 8 biți servește pentru comandă și prin intermediul ei se stabilesc parametrii sistemului. Se efectuează astfel:

— corecția erorii de nul;
— oprirea convertorului analog-digital;
— alegerea frecvenței limită și a amplificării de semnal dorită.

Rolul magistralei de date și adrese (16 biți) se rezumă la comanda multiplexorului analogic și a celui digital, precum și la transferul datelor spre interfața de ieșire, prin intermediul controlerului microprogramabil (viteza de transfer maximă a magistralei 5,12 M cuvinte/s). Interfața de ieșire este aleasă funcție de tipul de aplicație (transmiterea datelor la distanță, înregistrare pe bandă magnetică, transfer DMA selectiv al datelor, etc.). Cu ajutorul interfeței de comunicații, care conține la rîndul ei o interfață RS-232 (sau IEEE 488), este asigurată legătura directă dintre codificator și un calculator sau un terminal conectat la sistem.

Secțiunea de programare a codificatorului include un calculator de comandă cu microprocesorul Z 80, memorii ROM și EPROM, tastatură și display. Rolul principal este preluat de calculatorul de comandă care, prin intermediul tastaturii, asigură introducerea datelor și comunicarea cu calculatorul extern prin interfața RS 232, eventual IEEE 488 dacă aplicația respectivă o cere. Calculatorului extern îi revin atunci numai sarcinile delicate, de exemplu cea de micrprogramare a controlerului pentru funcționarea sistemului în timp real, sau comanda operațiilor de autotestare și calibrare. Se observă cît de important sînt aici efectele descentralizării, în sensul că sistemul de achiziție a datelor de măsurare poate să opereze independent pentru rezolvarea a numeroase teme simple sau, în asociație cu un calculator extern, să extindă mult capacitatea acestuia de a răspunde în mod eficient la teme complexe. ■

Următoarele întrebări care se pot pune sînt: ce influență are descentralizarea asupra structurii liniilor de comunicație cu calculatorul și care sînt disponibilitățile și limitele structurilor actuale? Este posibilă optimizarea acestor linii de comunicație?

1.4. Comunicația optimală cu calculatorul central

În principiu, există două moduri de a comunica cu calculatorul central, și anume printr-o rețea *paralel* sau o rețea *serie*. În rețelele paralel biții unui cuvînt se transmit simultan, fiecărui bit corespunzîndu-i

Scanned with OKEN Scanner

un conductor, pe cînd la rețelele serie biții sînt transmiși secvențial, pe o linie unică și sincronizarea semnalelor devine strict necesară. De aici rezultă o diferență esențială : rețelele paralel sînt mai rapide, dar și mult mai scumpe decît cele serie, la distanțe evident comparabile, motiv pentru care, cu excepția distanțelor mici, se recurge cel mai adesea la rețele serie.

În afară de costul conductorilor, doi factori esențiali pentru aprecierea calității unei astfel de rețele sînt frecvența maximă a datelor și imunitatea la perturbații. Frecvența datelor transmise depinde în principal de amortizarea liniei și de modul de transmitere, mai exact, de protocolul utilizat. Pentru a obține o frecvență maximă f_D ridicată, constanta de timp a cablului pe unitatea de lungime trebuie să fie destul de mică, deci produsul $R_L^{[\Omega]}C^{[\mu F/km]}l_L^{[km]}$ suficient de redus, astfel ca să fie satisfăcută inegalitatea

$$\frac{1}{f_D} > R_L C l_L$$

unde R_L este rezistența liniei, C — capacitatea unitară și l_L — lungimea liniei. Pentru o linie telefonică de 1 km cu $R_L = 750\ \Omega$ și $C = 0{,}1\ \mu F$ aceasta revine la

$$f_D < 13{,}3\ \text{kbd}^*$$

Frecvența efectivă este însă mai mică, și anume cu circa 50% la transmiterea sincronă a datelor și cu circa 20% în cazul transmiterii asincrone pe 8 biți, cînd fiecare cuvînt trebuie să conțină, în plus, un bit de start și unul de stop. Protocolul logic contribuie și el la reducerea frecvenței efective de transmitere a datelor. Astfel, pentru a garanta integritatea datelor la transmiterea asincronă este necesară introducerea a cel puțin unui bit de verificare pe fiecare octet, iar în cazuri mai pretențioase se recurge la cuvinte de verificare, deci la generatoare CRC (Cyclic Redundancy Check). Imunitatea la perturbații poate fi îmbunătățită prin mijloace simple, cum ar fi utilizarea conductorilor torsadați sau ecranați și prin creșterea diferenței de nivel a semnalelor. Utilizarea comenzii în contratact, așa cum recomandă norma nouă RS 422 (V 21-CCITT), în opoziție cu norma veche RS 232 (V 24-CCITT), conduce la rezultate foarte bune în practică.

• Un sistem descentralizat pentru comanda, supravegherea și controlul proceselor de fabricație, dispunînd de o rețea serie, este reprezentat în fig. 1.7. Sistemul posedă mai multe substații dotate cu module Midax (Data Translation-Sacasa). Modulele au microprocesoare Intel 8085A

---

* 1 bd (baud) = 1 bit/s.

Scanned with OKEN Scanner



Fig. 1.7. Sistem descentralizat cu module Midax.



Fig. 1.8. Rețea serie cu substații îndepărtate.

Scanned with OKEN Scanner

și procesoare cu virgulă mobilă AMD 9511, așa încît ele pot prelua numeroase funcții care într-un sistem centralizat ar fi căzut în sarcina calculatorului central. Substațiile pot lucra în mare măsură independent, sistemul avînd o flexibilitate ridicată [1.7]. Modulele Midax au și posibilitatea de conectare paralel pe o magistrală Multibus. ■

Atunci cînd sistemul descentralizat include substații aflate la distanțe mari, utilizarea unor modemuri este neapărat necesară, fapt care modifică într-o oarecare măsură structura rețelei.

• O astfel de rețea serie este reprezentată în fig. 1.8. Sistemul este realizat cu regulatoare digitale inteligente DIOC (Computer Products), legătura între substații efectuîndu-se printr-o linie simplă, cu conductor bifilar torsadat. Soluția conduce la reducerea costului conductorilor — un avantaj desigur notabil. Pînă la 16 regulatoare DIOC pot fi conectate în rețea și fiecare regulator poate deservi pînă la 8 unități, așa cum se vede pe figură. ■

Minimizarea costului conductorilor, concomitent cu imunitatea ridicată la perturbații și o verificare simplă a protocolului, pot fi obținute cu ajutorul unei interfețe serie intrare-ieșire.

• Schema unei configurații posibile de interfață (Seriobus) [1.8] cu mai multe feluri de subunități, unele situate la distanță, este dată în fig. 1.9. Subunitățile de tipul terminal simplu nu sînt dotate cu mijloace de procesare, pe cînd celelalte (terminal portabil, unitate de deservire etc.) posedă un microprocesor și sînt capabile să efectueze anumite operații de prelucrare a datelor. Calculatorul central, dotat cu microprocesoare Intel (8085, 8086), Motorola (6800, 6809, 68000) și Rockwell (6502), este de fapt un sistem multimicroprocesor în care protocolul de conducere și anumite operații de prelucrare sînt preluate de microprocesoarele interfețelor (slave), procesorului principal (master) revenindu-i numai sarcina prelucrării propriu-zise a datelor. În partea inferioară a figurii se observă modul în care are loc sincronizarea unui terminal simplu, nedotat cu microprocesor, cu ajutorul unei pauze de sincronizare de 16 biți. Pauza indică terminalelor că urmează un cuvînt de sincronizare de 11 biți (8 biți + 1 bit de start + 1 bit de paritate + 1 bit de stop). Prin compararea cuvîntului de sincronizare cu propria adresă a terminalului, acesta din urmă recunoaște dacă trebuie să aibă loc un dialog cu el. Urmează primul cuvînt cu aceeași structură ca și cuvîntul de sincronizare (11 biți), apoi al doilea cuvînt, etc. În cazul subunităților cu microprocesor protocolul este ceva mai complex, în sensul că după cuvîntul de sincronizare vine un cuvînt de comandă prin care se stabilesc atît durata, cît și felul schimbului de date. Totodată se precizează dacă schimbul de date are loc cu formare de sume (CSM) sau

Scanned with OKEN Scanner



Fig. 1.9. Rețea cu interfață serie intrare-ieșire (Seriobus); în medalion: sincronizarea unui terminal.

folosind tehnica reflexiei de date. Subunitatea răspunde comunicînd prin linie starea și datele sale și dialogul continuă în același mod. Se observă că pentru lungimi ale liniilor de comunicație peste 1 km sistemul este prevăzut cu modemuri. Distanțele menționate pe figură sînt valabile pentru o frecvență a datelor de 4 800 bd, frecvențele mai mici permițînd o creștere proporțională a distanței. ■

Scanned with OKEN Scanner

1.5. Achiziția rapidă prin microprograme

Dacă procesarea datelor măsurate se face în timp real (on-line), cum este cazul la dispozitivele care prelucrează date stohastice (corelatoare, etc.) sau la filtrele digitale, viteza sistemului trebuie să fie mult mai mare decît în cazurile precedente. Un exemplu tipic în acest sens este determinarea funcției de autocorelație a unui semnal stohastic. Semnalul analogic măsurat este eșantionat și valorile obținute sînt introduse în două memorii RAM. Cele două memorii sînt adresate separat cu ajutorul unor numărătoare de adrese, apoi mărimile discrete memorate sînt înmulțite decalat între ele și mediate. Se obține astfel aproximarea discretă a funcției de autocorelație. La filtrele digitale se folosesc de asemenea valorile eșantionate ale semnalului. Diferența constă în faptul că valorile discrete succesive x_t, x_{t+1}, x_{t+2} sînt introduse în două registre și, după înmulțirea lor cu anumite constante (dependente de frecvența de eșantionare și de frecvența centrală dorită a filtrului), sînt însumate. Ceea ce rezultă este semnalul sinusoidal căutat. În cazul sistemelor on-line toate aceste operații trebuie să se deruleze cu viteză foarte ridicată, în condițiile prelucrării unui volum considerabil de date, fapt care impune sistemului o structură specializată.

• Să examinăm mai întîi ce înseamnă o astfel de structură în contextul unei probleme tipice de tehnica măsurii : determinarea exactă a condițiilor în care un impuls de temperatură parcurge o probă. Cercetarea a fost efectuată la Frauenhofer Institut für Materialforschung [1.9] și ea a necesitat elaborarea unui sistem de achiziție de date special, cu schema bloc din fig. 1.10. Proba testată are forma unui cilindru plat. Pe una din suprafețele acestuia se produce un impuls de temperatură cu ajutorul unei descărcări luminoase puternice, iar pe suprafața opusă un termoelement măsoară creșterea temperaturii, în timp ce impulsul parcurge proba în lung, în direcție axială. Impulsul de lumină este măsurat de o fotodiodă rapidă (timp de răspuns 0,5 ns). Dispozitivul are așadar două canale de date de măsurare, canalul *1* cu fotodiodă și canalul *2* cu termoelement, cele două canale diferind între ele atît prin volumul de date, cît și prin viteza de prelucrare. Corespunzător, canalul *1* posedă un convertor-analog-digital de 8 biți, pe cînd canalul *2* necesită un convertor pe 12 biți. Datele de măsurare digitalizate privind impulsul de lumină sînt introduse în memoria RAM statică. Pe de altă parte, datele privitoare la impulsul de temperatură, care se introduc în memoria RAM dinamică, sînt supuse unor restricții de acuratețe severe deoarece termoelementul trebuie să măsoare diferențe foarte mici de temperatură, aparținînd însă unui domeniu relativ larg de valori (0° — 1 000°C). Aceasta presupune nu numai o amplificare ridicată în canalul respectiv

Scanned with OKEN Scanner



Fig. 1.10. Sistem de achiziție rapidă a datelor de măsurare.

(circa 25 000), ci și o compensare a ofsetului extrem de eficientă — condiții în general greu de conciliat, pe care trebuie să le îndeplinească amplificatorul operațional al termoelementului. Legătura dispozitivului de achiziție a datelor cu calculatorul situat la circa 150 m se face printr-o interfață paralel (16 biți duplex) spre a asigura viteza necesară pentru citirea datelor din memorii : pînă la 4 000 date de măsurare în memoria statică, 32 000 date de măsurare în cea dinamică. Comunicarea cu calculatorul are loc prin 12 conductori torsadați, plus 3 conductori pentru legătura cu unitatea de microprograme. Liniile și cuplorul aferent garantează o viteză de transmisie ridicată.

Scanned with OKEN Scanner

Comanda desfășurării operațiilor revine în principal *unității de microprograme* și ea este realizată prin hardware, nu prin software, cum se procedează de obicei. Unitatea de microprograme include un decodificator de instrucțiuni, generatorul de tact de 100 kHz și două numărătoare de adrese, cîte unul pentru fiecare memorie. Derularea procedurii de măsurare se face în două trepte, din care una preliminară, înainte de experiment, cealaltă în timpul experimentului, cînd se fac măsurătorile propriu-zise. În treapta preliminară cele două canale funcționează împreună cu același program, timpul de conversie fiind relativ lung (100 μs/valoare măsurată) la ambele convertoare A/D ; programul în cauză include, după semnalul de start de la calculator : punerea la zero a numărătoarelor de adrese *1* și *2*, startul conversiei A/D (ambele convertoare) înscrierea în memoriile RAM a datelor și majorarea cu 1 a numărătoarelor de adrese. Se dă apoi impulsul de start descărcării luminoase. Din acest moment — care marchează începutul treptei a doua a microprogramului — cele două canale funcționează cu programe separate, similare cu cel precedent dar cu timpi de conversie diferiți, și anume, 1 μs/valoare măsurată în canalul *1* și 20 μs/valoare măsurată în canalul *2*, corespunzător vitezei diferite a proceselor investigate. Se observă de aici ce posibilități bune de adaptare la specificul problemei de măsurare poate oferi un microprogram extrem de simplu, cu numai cîțiva pași, dacă este aplicat în contextul unei metodologii eficiente. ■

Una dintre aplicațiile care cer viteze ridicate în achiziția și prelucrarea datelor de măsurare este supravegherea semnalelor periodice cu diferite forme, în scopul evitării efectelor nedorite ale perturbațiilor tranzitorii. Problema de măsurare se bucură în acest caz de o conjunctură favorabilă : perturbațiile fiind tranzitorii, există anumite intervale de timp în care semnalul periodic este neperturbat. Ca urmare se poate construi un model al semnalului periodic „pur" și, odată format, într-o fază de învățare anterioară celei de măsurare, acesta poate fi memorat și generat apoi sincron cu semnalul măsurat. Astfel, prelucrînd mărimea de abatere, adică diferența celor două semnale, calculatorul poate efectua supravegherea de durată on-line a semnalelor, fără complicații deosebite.

Pentru implementarea metodei se face apel tot la microprograme [1.10], ceea ce conduce la o soluție elegantă a problemei. Elementul cheie este aici algoritmul pentru prelucrarea semnalului și el este elaborat pentru două moduri specifice de funcționare a sistemului, și anume, supravegherea valorii momentane și supravegherea valorii medii a abaterii. Pentru supravegherea valorii momentane sînt parcurși următorii pași : semnalul analogic este eșantionat și convertit în semnal digital de 8 biți, se face apoi diferența dintre acesta și modelul semnalului periodic (8 biți)

Scanned with OKEN Scanner

disponibil în memorie și generat sincron, așa cum s-a arătat înainte; în continuare se efectuează estimarea diferenței (care exprimă abaterea față de model), iar valoarea rezultantă de 8 biți se scade dintr-un semnal de referință; dacă această ultimă diferență depășește o valoare limită admisă se semnalizează prezența perturbației. Procedeul este similar și la supravegherea valorii medii a abaterii, cu deosebirea că acum se însumează toate abaterile corespunzînd unei perioade, spre a se calcula valoarea medie a semnalului. Dacă în acest caz pentru estimare se apelează la suma pătratelor erorii, schema dispozitivului trebuie să conțină în plus un multiplicator pe 8 biți și un acumulator mai mare (pînă la 24 biți). Pentru formarea modelului de semnal periodic în diferite alte aplicații este important să se facă determinarea perioadei fundamentalei semnalului, cel puțin cu aproximație — operație pe care sistemul este de asemenea capabil să o efectueze prin calculul funcției de autocorelație. În ciuda formatului fix al microprogramului, sistemul realizează în toate aceste aplicații o viteză de prelucrare foarte bună.

• Schema bloc a sistemului cu calculator pentru prelucrare rapidă a semnalelor este reprezentată în fig. 1.11 și un element distinctiv se remarcă imediat: existența mai multor magistrale de date de 8 biți, numerotate cu *1*... *4*, care comunică între ele prin dispozitive de comandă (drivere). Această structură are rolul de a permite funcționarea paralel a celor două unități de calcul din figură, cu efecte benefice evidente asupra vitezei de prelucrare. Intrarea datelor de măsurare se face pe magistrala *3*, prin intermediul convertorului A/D. Datele care se obțin din blocul de multiplicare, adunare și acumulator (19 biți) sînt grupate în 3 clase notate cu LSP (P0-P7), MSP (P8-P15) și XTP (P16-P18); deci magistralele dispun de date sub o formă foarte potrivită pentru creșterea flexibilității în prelucrarea ulterioară. Unitatea de microprograme din fig. 1.11 (dreapta jos) conține o memorie de microprograme de 1 024 × 64 biți, un numărător de microprograme și un multiplexor. De la memoria de microprograme sînt comandate toate celelalte integrate ale sistemului. Condiția de salt a multiplexorului este asigurată tot de aici, în fiecare pas al microprogramului, sub forma de adrese. Funcție de starea semnalului de condiționare ales, numărătorul de microprograme continuă numărarea sau, dacă este cazul, se încarcă din nou. Toate funcțiile sistemului, inclusiv acționarea dispozitivelor de comandă $D_1 - D_4$, scrierea și citirea memoriilor RAM și a acumulatorului, alegerea funcțiilor unității logico-aritmetice (ALU), citirea convertorului A/D și porturilor I/O, pot fi astfel comandate în paralel, în fiecare pas al microprogramului. Întocmirea microprogramului nu este, totuși, o problemă facilă — și cu atît mai puțin testarea lui. Un program interactiv în BASIC, în care liniile microprogramului sînt redate prin denumirile lor simbolice, se dovedește

Scanned with OKEN Scanner



Fig. 1.11. Schema bloc a unui calculator pentru prelucrarea rapidă a semnalelor ; în medalion : unitatea de microprogramare.

în acest sens de un real folos, permiţînd rezolvarea ambelor probleme (deci inclusiv testarea) prin mijloace relativ simple. ■

În aplicaţiile în care se cer viteze foarte mari de prelucrare a datelor, o soluţie bazată pe microprocesoare de 32 biţi vine însă prima în considerare. Cazuri tipice de acest fel se întîlnesc în recunoaşterea vorbirii, în tehnicile FFT (Fast Fourier Transform), ca şi în instalaţiile de măsurare şi control de înaltă performanţă. Un număr enorm de date sînt procesate pe secundă în toate aceste situaţii, iar datele trebuie să aibe toto-

Scanned with OKEN Scanner

dată o precizie ridicată. Uneori este necesar să se folosească pînă la 5 mil. instrucţiuni pe secundă, o înmulţire — de exemplu cea care a fost amintită mai sus la calculul funcţiei de autocorelaţie — trebuind să se deruleze într-un singur ciclu de instrucţiune, adică în circa 200 ns. Acest obiectiv nu este uşor de atins în condiţiile unei aritmetici cu număr mare de biţi; între altele, el poate obliga pe constructorul calculatorului la adoptarea unei arhitecturi mai puţin tradiţionale, aşa cum este cazul următor.

• Schema de principiu a microcalculatorului de 32 biţi TMS 320 (Texas Instruments) [1.11], conceput special pentru procesarea rapidă a semnalelor, reiese din fig. 1.12. La viteze atît de mari este clar de la început că numai funcţionarea în paralel poate da satisfacţie. Astfel, în anumite condiţii, ciclul de execuţie al unei instrucţiuni poate să fie suprapus peste ciclul de maşină (fetch) al instrucţiunii următoare. Atunci viteza creşte considerabil, dar aceasta presupune memorii şi magistrale separate pentru date şi programe, astfel ca informaţiile din ambele memorii să poată fi prelucrate simultan. Arhitectura care răspunde acestor cerinţe — aşa numita arhitectură Harvard, mai exact o variantă a acesteia — a fost utilizată cu succes la microcalculatorul monolitic TMS 320. În fig. 1.12 se remarcă uşor structura cu două magistrale separate de 16 biţi, una pentru date, cealaltă pentru programe, precum şi modulele lor de cuplare (bus interchange module); de asemenea, prezenţa celor două memorii menţionate anterior. Elementul care pune probleme oarecum delicate este multiplicatorul paralel de 16 × 16 biţi. Timpul de multiplicare de numai 200 ns necesar pentru obţinerea unui rezultat de 32 biţi (plus 200 ns pentru stocarea rezultatului în registrul tampon) este greu de conciliat cu pretenţia de a face multiplicatorul atît de mic încît să fie integrat pe pastila microcalculatorului. Pentru reducerea dimensiunilor multiplicatorului au fost necesare, între altele, aplicarea algoritmului Booth în asociaţie cu utilizarea unor sumatoare speciale; acestea sînt realizate după aşa-numita „feed-forward carry scheme", în baza căreia fiecare nivel al sumatorului calculează suma respectivă cu ajutorul produsului parţial transmis nivelului următor, ceea ce scurtează mult timpul de multiplicare. La reducerea dimensiunilor contribuie în plus faptul că legăturile de 32 biţi sînt integrate în celulele multiplicatorului, o tehnică de altfel destul de răspîndită [1.12].

Scanned with OKEN Scanner



Fig. 1.12. Microcalculator de 32 biți pentru prelucrarea rapidă a datelor.

1.6. Concluzii

Descentralizarea sistemelor de măsurare, comandă și reglare a proceselor a pus în fața specialiștilor două probleme majore, aparent foarte greu sau chiar imposibil de rezolvat : creșterea numărului punctelor de

măsurare și a volumului de date, concomitent cu reducerea pronunțată a timpului de achiziție și prelucrare, precum și creșterea distanțelor la care transmit datele, concomitent cu reducerea costului liniilor și a nivelului de perturbații. Totuși, în ultimul timp s-au propus și implementat mai multe soluții care rezolvă ambele probleme, dacă nu în general, cel puțin în anumite cazuri particulare, importante în practică. Cîteva dintre căile de rezolvare cele mai eficiente au fost analizate mai sus și s-a văzut că pentru prima dintre problemele menționate se apelează cu succes la tehnicile de microprogramare, respectiv la procesarea în paralel pe 32 biți, pe cînd a doua problemă beneficiază masiv de pe urma utilizării rețelelor serie, dotate cu sistem multimicroprocesor. În acest cadru structura sistemului de achiziție a datelor de măsurare suferă transformări profunde, însuși conceptul de achiziție căpătînd un înțeles mai larg, care include operații specifice de tehnica măsurării cum ar fi calibrarea statică și dinamică sau corecția erorii de nul. Dacă ținem cont și de prelucrarea digitală a datelor executată de însuși dispozitivul de achiziție, eventual de un dispozitiv conex de prelucrare, reiese clar cît de larg tinde să devină în prezent spectrul problemelor în acest domeniu — o consecință probabil a evoluției foarte rapide a acestor dispozitive, impusă de răspîndirea tot mai mare a sistemelor descentralizate.

Scanned with OKEN Scanner

2. Dispozitive de achiziţie a datelor

2.1. Introducere

În capitolul precedent s-a arătat modul în care se folosesc dispozitivele de achiziţie a datelor de măsurare în sistemele descentralizate de comandă, reglare şi supraveghere a proceselor industriale. La intrarea dispozitivelor se aplică semnale analogice preluate de la unul sau mai multe traductoare de măsurare, după o prealabilă amplificare, efectuată de regulă simultan cu compensarea ofsetului. Semnalele de intrare sînt multiplexate, eşantionate şi convertite în semnale digitale şi în această formă ele se transmit apoi calculatorului pentru introducere în memorie şi prelucrare. Dacă calculatorul este plasat la o distanţă ceva mai mare de punctele de măsurare — cazul cel mai frecvent în practică — atunci intervin trei probleme cărora trebuie să li se dea atenţie : nivelul perturbaţiilor induse în liniile care leagă dispozitivele de achiziţie cu calculatorul, viteza de transmitere a datelor şi costul conductorilor. Cum datele sînt transmise digital, influenţa perturbaţiilor este mai mică decît în cazul semnalelor analogice, totuşi anumite măsuri sînt necesare pentru a asigura integritatea datelor, de exemplu introducerea unei verificări ciclice CRC (Cyclic Redundancy Check). Pe de altă parte, o viteză ridicată de transmitere a datelor este în general greu de obţinut concomitent cu un cost redus al conductorilor de legătură. Se ştie că viteza cea mai mare în transmiterea datelor digitale se obţine cu o linie de legătură paralel, dar aceasta înseamnă un conductor pentru fiecare bit, ceea ce atrage după sine un cost ridicat al conductorilor. Din acest punct de vedere legătura serie, în care toţi biţii sînt transmişi secvenţial, pe acelaşi conductor, se dovedeşte net superioară, deşi este mai lentă. Ca regulă generală, atunci cînd distanţa între dispozitivul de achiziţie şi calculator este mare, precum şi în cazul sistemelor cu rezoluţie ridicată ($\geq$ 10 biţi), legătura serie este de preferat, natural dacă restricţiile privitoare la viteză nu sînt prea severe ; la distanţe mici se utilizează curent legătura paralel [2.1].

• Un dispozitiv tipic de achiziţie cu ieşirea paralel este redat în fig. 2.1. La intrare se observă circuitul de multiplexare analogică cu registrul său de adrese, apoi amplificatorul de eşantionare şi blocare

Scanned with OKEN Scanner



Fig. 2.1. Schema unui dispozitiv de achiziţie a datelor cu convertor A/D de 12 biţi, cu ieşirea paralel.

şi convertorul analog-digital cu logica de comandă aferentă. La ieşirea dispozitivului de achiziţie se prevăd de regulă registre tampon (latch) cu 3 stări; în cazul de faţă, deci cu un convertor de 12 biţi, fiecărui registru tampon îi corespund 4 biţi, şi anume biţi 1—4 (MSB), 5—8 şi 9—12 (LSB). Spre a uşura interfaţarea cu magistralele de date de 4, 8 sau 16 biţi, fiecare registru tampon are propria sa linie de validare. Semnalele analogice de la traductoare sînt aduse la intrarea multiplexorului prin mai multe canale, alegerea canalului dorit făcîndu-se, de exemplu, printr-un cuvînt de 3 biţi dacă multiplexorul funcţionează în regim diferenţial şi printr-un cuvînt de 4 biţi în caz contrar, adică în aşa-numita „single-ended operation". Similar, cu ajutorul unui impuls de triger se dă comanda pentru startul conversiei analog-digitale. Între ieşirea multiplexorului şi intrarea circuitului de eşantionare şi blocare se include în anumite aplicaţii un amplificator de măsurare, ceea ce oferă posibilitatea de a utiliza convertorul la performanţa maximă, chiar dacă nivelul semnalelor de la traductoarele de măsurare este redus.

Dotarea convertorului analog-digital cu ieşiri paralel atrage după sine o creştere importantă a dimensiunilor convertorului, mai ales la convertoarele cu rezoluţie ridicată, deci şi o majorare corespunzătoare a dimensiunilor şi costului dispozitivului de achiziţie a datelor. Această majorare se dovedeşte însă nejustificată în cazul în care — din motive de distanţă faţă de calculator — se impune soluţia transmiterii serie a datelor digitale.

Scanned with OKEN Scanner

2.2. Achiziția datelor cu convertor A/D

• Să examinăm în continuare ce implicații practice are utilizarea în cadrul dispozitivului de achiziție de date a unor convertoare analog-digitale cu ieșire serie, și anume a convertorului ADC 804 (Burr-Brown). Dispozitivul de achiziție exemplificat face parte dintr-un sistem de supraveghere a temperaturilor în lagărele unei mașini-unelte grele. Rolul sistemului este dublu : de a comanda prin intermediul calculatorului, într-o anumită secvență, sistemele auxiliare de lubrifiere, în cazul în care temperaturile lagărelor depășesc cu peste 3% o valoare de referință și de a efectua toate operațiile de oprire a mașinii, dacă depășirea este de peste 10% timp de cel puțin 3 minute. Calculatorul posedă interfața serie necesară și se află plasat la circa 70 m de mașina supravegheată o situație care recomandă de la sine transmisia serie a datelor.

ADC 804 este un convertor analog-digital de tipul cu aproximare succesivă, destinat transmiterii la distanță a datelor, în condiții de interfațare extrem de simple. Convertorul realizează toate funcțiile necesare unei utilizări independente. El conține într-o carcasă ceramică, ermetică, cu 24 pini următoarele circuite: un convertor digital-analogic de 12 biți cu sursa de referință de 6,3 V, un comparator și un registru de aproximare succesivă (SAR) cu circuitele logice și cele de tact aferente (fig. 2.2). ADC 804 realizează un timp maxim de conversie de 17 μs la o rezoluție de 12 biți, utilizînd smnalele de tact interne, ceea ce înseamnă o frecvență de eșantionare de maximum 59 kHz ; un ceas extern conectat pe pinul *15* permite însă funcționarea la frecvențe mai ridicate, eventual sincronizarea convertorului cu frecvența sistemului, dacă este cazul. Semnalele analogice de intrare pot lua valori în domeniile 0—5 V, 0—10 V la comanda unipolară și ±2,5 V, ±5 V, ±10 V la comanda bipolară. Intrările digitale (blocare ceas, pin *16* și comanda conversiei, pin *14*) admit valori ale semnalelor în limite relativ largi, și anume 2 V . . .5,5 V pentru logic „1“ și —0,3 V . . .0,8 V pentru logic „0“. Ieșirile digitale se obțin pe pinul *22* (ieșire serie), pinul *19* (ieșire tact) și pinul *18* (stare), utilizînd codurile complementare CSB (Complementary Straight Binary) și COB (Complementary Offset Binary) ; nivelele logice corespunzătoare sînt 2,4 V pentru logic „1“ și 0,4 V pentru logic „0“. Toate semnalele de intrare și ieșire sînt compatibile TTL/LSTTL. Convertorul ADC 804 se alimentează dintr-o sursă de ±15 V ($\pm V_{cc}$, pinii *13*, respectiv *21*) la care se adaugă o sursă de +5 V (V_{DD}, pin *5*) pentru circuitele logice. Convertorul poate însă funcționa tot atît de bine și cu o sursă

$V_{cc} = \pm 12$ V. Disipația de putere a convertorului este de circa 500 mW. El se execută în două variante, și anume, pentru temperaturile de lucru −25°C...+85°C (ADC 804 BH), respectiv −55°C...+125°C (ADC 804 SH), dar caracteristicile principale sînt aceleași pentru ambele variante [2.2].

În figura 2.3, este reprezentată diagrama semnalelor pentru un cuvînt binar arbitrar (011100110110) obținut la ieșirea serie a convertorului, folosind tactul intern cu frecvența de 91 kHz ($t_1 = 1{,}1$ μs). Semnalul de comandă conversiei este decalat în avans ($t_2 = 30$ ns) față de cel de tact și el trebuie să dureze între 100 ns și 1,2 μs spre a se obține timpul de conversie de maximum 17 μs din specificație. Durata semnalului de comanda conversiei poate fi însă mai mare de 1,2 μs, fără a se pierde din precizie, cu condiția ca semnalul analogic de intrare să fie suficient de stabil. Bineînțeles, în acest caz intervalul de timp în care semnalul Status se menține în starea logică superioară este mai mic decît timpul de conversie fixat de producător pentru 12 biți plus durata



Fig. 2.2. Schema convertorului ADC 804 cu legăturile la pini.

Scanned with OKEN Scanner



Fig. 2.3. Diagrama semnalelor pentru un cuvînt de 12 biţi la ieşirea serie a convertorului.

semnalului de comandă a conversiei. De regulă, semnalul Status este decalat faţă de începutul semnalului de comandă conversiei cu $t_3 = 130$ ns. La sfîrşitul conversiei codul la ieşire va reprezenta exact intrarea analogică în momentul în care semnalul de comanda conversiei ajunge în starea logică inferioară. La conectarea sursei de alimentare starea convertorului este desigur nedeterminată. Dar aceasta nu reprezintă un inconvenient la ADC 804 deoarece el este astfel proiectat ca să accepte

Scanned with OKEN Scanner

comanda conversiei în interval de 15 μs de la conectarea sursei, dacă un semnal de tact este prezent, fie de la ceasul intern (absența semnalului pe pinul 16), fie de la un ceas extern. Starea oricărui bit k al cuvîntului de ieșire se decide la impulsul de tact $k + 1$, mai exact, pe frontul crescător al acestuia. Ca urmare, conversia este completă după 13 impulsuri de tact, așa cum indică fig. 2.3; o nouă conversie poate să înceapă abia după 50 ns de la trecerea celui de al 13 impuls din starea superioară în cea inferioară. Convertorul nu acceptă nici o comandă adițională în timpul conversiei. Datele la ieșirea serie sînt disponibile în timpul conversiei și ele apar începînd cu bitul de semnificație maximă (MSB) și încheind cu bitul de semnificație minimă (LSB). Codul de ieșire depinde evident de semnalul analogic de intrare: codul CSB pentru mărimi de intrare unipolare și codul COB pentru intrări bipolare, în ambele cazuri logic 0 fiind valoarea adevărată (coduri complementare). Transferul datelor de la ieșirea serie spre circuitele logice externe se face extrem de comod, fără a necesita circuite adiționale de formare a impulsurilor, mulțumită între altele alegerii unui raport egal între durata impulsului ($t_4 = 0{,}55$ μs) și durata pauzei.

Eroarea de liniaritate a convertorului ADC 804 nu depășește ±0,012%, valoare care trebuie interpretată în sensul liniarității integrale. Eroarea de liniaritate se definește în acest caz ca variație a valorilor de tranziție ale codului real, față de valorile de tranziție ideale. Acestea din urmă sînt puncte pe linia dreaptă care unește valorile de sfîrșit de scală ale mărimii de intrare analogice, adică +FS (Full Scale) cu −FS în cazul comenzii bipolare, respectiv 0 cu +FS în cazul comenzii unipolare. Dreapta tranzițiilor de cod ideale este redată cu linie întreruptă în fig. 2.4. Se observă că punctul de zero (respectiv −FS în cazul intrării bipolare) este plasat la o valoare a intrării analogice egală cu 1/2 LSB înaintea primei tranziții de cod (FFF_H—FFE_H). Similar, punctul +FS se află la 3/2 LSB după ultima tranziție de cod (001_H —000_H). Rezultă că pe tot domeniul de lucru nici o tranziție de cod nu diferă de tranziția ideală cu mai mult de ±1/2 LSB, adică cu valoarea erorii de cuantificare, inerentă acestui tip de convertoare, deci imposibil de eliminat. Pentru domeniul de intrare de ±10 V aceasta înseamnă că valoarea extremă −10 V se află cu 2,44 mV sub prima tranziție de cod, +10 V se află cu 7,32 mV peste ultima tranziție de cod, iar eroarea de liniaritate de ±1/2 LSB garantează că nici o tranziție reală nu diferă de cea ideală cu mai mult de 2,44 mV. Eroarea de liniaritate diferențială a convertorului ADC 804 este de ±1 LSB, iar monotonicitatea este garantată în întreg domeniul temperaturilor de lucru.

În fig. 2.4 se observă cum acționează eroarea de amplificare și ofsetul asupra caracteristicii ideale a tranzițiilor de cod: eroarea de amplificare

Scanned with OKEN Scanner



Fig. 2.4. Caracteristica de transfer a convertorului ADC 804.

provoacă o rotire a caracteristicii în jurul punctului mediu, iar ofsetul are ca efect o translație a caracteristicii. Eroarea de amplificare a convertorului ADC 804 este de maximum ±0,3% FSR (întregul domeniu al scalei — Full Scale Range) înțelegînd prin aceasta abaterea valorii de intrare analogice reale față de valoarea ideală la ultima tranziție de cod ($001_B - 000_H$), care s-a văzut că are loc la 3/2 LSB sub valoarea extremă +FS. Eroarea de ofset nu depășește ±0,2% FSR în cazul comenzii unipolare și ±0,3% FSR în cazul comenzii bipolare. La comanda unipolară prima tranziție de cod se produce la o valoare a intrării egală cu 1/2 LSB peste valoarea zero, așa încît valoarea de ofset se definește ca diferență între valoarea tranziției reale și a tranziției ideale. În cazul comenzii bipolare definiția este similară, cu deosebirea că acum se ia în considerare o valoare a tranziției ideale situată cu 1/2 LSB peste valoarea extremă —FS, așa cum indică fig. 2.4.

Dispozitivele de achiziție a datelor fiind montate de preferință lîngă proces, deci într-un mediu greu de controlat, un element esențial este

Scanned with OKEN Scanner

dependența în raport cu temperatura a erorilor de liniaritate, amplificare și ofset ale convertorului. În acest sens, în aplicații este adeseori convenabil să se lucreze cu o mărime globală, care cuprinde toți trei factorii amintiți, așa-numita precizie totală. La ADC 804 aceasta este în medie de $\pm 10 \times 10^{-6}$/°C, fără să depășească valoarea maximă de $\pm 23 \times$ $\times 10^{-6}$/°C în condițiile funcționării bipolare. Deriva amplificării, considerată independent, atinge $\pm 15 \times 10^{-6}$/°C, maximum $\pm 30 \times$ $\times 10^{-6}$/°C, în timp ce deriva provocată de ofset este de $\pm 7 \times 10^{-6}$ FSR/°C, maximum $\pm 15 \times 10^{-6}$ FSR/°C, de asemenea la funcționarea bipolară. Este important să se observe că acești coeficienți de temperatură se aplică în raport cu temperatura de 25°C, calculîndu-se independent pentru cele două jumătăți de domeniu, deasupra și sub 25°C. Pentru ADC 804 BH aceasta înseamnă că deriva trebuie calculată independent în intervalele de temperatură (−25°C... +25°C) și (+25°C... +85°C), și aleasă valoarea cea mai defavorabilă.

La convertorul ADC 804 eroarea de ofset și cea de amplificare se pot ajusta la zero prin intermediul pinilor 7 (ofset) și *11*, *12* (amplificare). Circuitele de ajustare sînt redate în fig. 2.5. Ele se realizează de preferință cu potențiometre multitură, cu coeficient de temperatură redus ($\leqslant 100 \times 10^{-6}$/°C) spre a evita ca însăși potențiometrele să devină, în timp, surse suplimentare de erori la variațiile de temperatură. Ambele potențiometre au în aplicația de față valoarea de 100 kΩ, dar și valori



Fig. 2.5. Circuite pentru ajustarea erorilor și pentru conversie continuă cu tact intern (200 ns între conversii).

Scanned with OKEN Scanner

mai mici, pînă la 10 kΩ, sînt admisibile. Rezistenţele sînt cu peliculă de carbon 10%; condensatorul de 0,01 μF are rolul de filtru trece-jos evitînd ca pe pinul *12* (impedanţă ridicată) să se colecteze perturbaţii. Este indicat ca acest condensator să fie conectat între pinii *11* şi *12*, chiar dacă circuitul de ajustare a erorii de amplificare lipseşte. Procedura de ajustare a erorii de ofset este următoarea. Cu potenţiometrul conectat ca în figură se aplică la intrarea convertorului valoarea „zero nominal", adică −FS +1/2 LSB (de exemplu −10 V + 2,44 mV în cazul comenzii bipolare cu valori extreme de ±10 V). Apoi se ajustează potenţiometrul pînă ce bitul *12* (LSB) indică logic „0" aproximativ jumătate din timp, sau — ceea ce este acelaşi lucru — pînă ce codul la ieşire alternează între FFE_H şi FFF_H, cu probabilitatea de apariţie egală ($p = 0{,}5$) a ambelor coduri. Pentru ajustarea erorii de amplificare se procedează similar, cu diferenţa că acum la intrarea convertorului se aplică valoarea „plus nominal", adică +FS−3/2 LSB (+10 V − 7,32 mV, vezi fig. 2.4). Potenţiometrul circuitului de corecţie a erorii de amplificare se ajustează apoi pînă ce codul la ieşire alternează între 000_H şi 001_H, astfel încît frecvenţa de apariţie a celor două coduri să fie aproximativ egală.

Deoarece la dispozitivul de achiziţie discutat aici este necesară o frecvenţă de eşantionare sub 59 kHz (reamintim că datele de intrare provin de la un proces termic), se utilizează ceasul intern al convertorului. Conversia este însă convenabil să se facă continuu, cu un interval de timp de circa 200 ns între conversii, deoarece în acest fel se obţine o supraveghere practic fără întreruperi a maşinii. Schema prin care se realizează aceasta poate fi văzută în partea dreaptă a fig. 2.5, şi ea face uz de integratul 74 LS 123. Comanda conversiei are loc cu ajutorul impulsurilor cu durata de 200 ns aplicate pe pinul 1 al convertorului, iar pinul *18* (starea) este conectat cu pinul *1* al integratului. Acesta din urmă se alimentează de la sursa de 5 V. Pinii *15* (tact extern) şi *16* (blocare ceas) ai convertorului rămîn neconectaţi.

Fig. 2.6 redă schema bloc a dispozitivului de achiziţie a datelor cu convertorul ADC 804. La intrarea multiplexorului analogic cu 16 canale sînt aduse datele de măsurare, obţinute de la traductoarele de temperatură, plasate în lagărele maşinii. Traductoarele sînt termoelemente de tip NiCr−Ni cu circa 40 μV/°C, aşa încît sînt necesare amplificatoare suplimentare de măsurare atît la intrarea, cît şi la ieşirea multiplexorului. Spre a asigura rezoluţia maximă a semnalelor este necesar să se acopere cît mai complet domeniul de intrare al convertorului, în speţă, 0... +5 V pentru comanda unipolară. De aceea, amplificatoarele de măsurare sînt astfel alese încît să aibă un factor de amplificare ridicat şi, totodată, să posede o derivă redusă şi o compensare de ofset eficientă. Pe de altă parte e necesar să se ţină cont de faptul că convertorul D/A intern (fig. 2.2) tinde să provoace componente tranzitorii ale curentului

Scanned with OKEN Scanner



Fig. 2.6. Sistem de achiziție a datelor cu convertorul ADC 804; dreapta-jos: economia de spațiu (haşurat) în raport cu un convertor cu ieşirea paralel.

de intrare analogic al lui ADC 804, în timpul operației de testare a diferiților biți. Or, amplificatorul de la ieşirea multiplexorului trebuie să-şi mențină tensiunea constantă, în ciuda acestor variații rapide ale curentului debitat, ceea ce recomandă un amplificator rapid de bandă largă. Rezultate bune se obțin de exemplu cu ajutorul amplificatoarelor operaționale βM 108 (IPRS-București). De asemenea, amplificatorul de eşantionare şi blocare trebuie să fie de bandă largă. Din fericire, deoarece dispozitivul de achiziție al datelor este situat în imediata apropiere a mașinii supravegheate, nu sînt necesare măsuri speciale pentru atenuarea perturbațiilor la intrare; totuşi, amplificatorul de intrare este dimensionat pentru o frecvență maximă de 300 Hz, iar legăturile spre traductoare sînt torsadate şi ecranate. Pentru domeniul de comandă ales (0...+5 V), 1 LSB are valoarea 1,22 mV, deci tranziția FFF_H—FFE_H

Scanned with OKEN Scanner

se face la 1/2 LSB = 0,61 mV, mijlocul domeniului (tranziția 800_H — $7FF_H$) este la +2,5 V, iar tranziția $001 — 000_{HH}$ are loc la 5 — 3/2 LSB = = 4,99817 V. Motivul pentru care a fost ales aici un convertor A/D cu rezoluția de 12 biți rezidă în faptul că sistemul de supraveghere din care face parte dispozitivul de achiziție trebuie să acționeze la variații mici de temperatură fie prin comanda dispozitivelor de ungere auxiliare, fie prin oprirea întregii instalații, dacă este cazul. Ieșirea convertorului A/D este adusă la interfață serie a calculatorului, fără a se uza de dispozitive speciale, ceea ce constituie un avantaj evident, conducînd la reducerea costului și dimensiunilor dispozitivului de achiziție de date. Este elocventă din acest punct de vedere economia de spațiu, pe placa cu circuite imprimate, pe care o realizează însuși convertorul A/D prin eliminarea ieșirii paralel. Astfel, partea din dreapta-jos a figurii redă dimensiunile convertorului ADC 804 în raport cu dimensiunile unui convertor tot de 12 biți, cu performanțe similare, dar care dispune și de ieșire paralel. Este vorba de convertorul ADC 80, pe care ADC 804 îl poate înlocui direct, cu un minimum de modificări ale legăturilor la pini : economia de spațiu este în acest caz de peste 8 cm^2.

Utilizarea convertorului ADC 804 într-o aplicație cum este cea considerată aici obligă însă la o serie de precauțiuni, în primul rînd în legătură cu sursele de alimentare. Acestea trebuie decuplate prin condensatori de 1 μF — 10 μF, de preferință cu tantal, plasați cît mai aproape de convertor, deoarece perturbațiile induse în legăturile spre surse pot diminua sensibil performanța convertorului. Punctele comune, digital (pin *6*) și analog (pin *11*), se conectează între ele printr-o legătură exterioară, situată pe cît posibil dedesubtul convertorului, foarte aproape de acesta. Dacă legăturile la punctele comune trebuie separate, se recomandă conectarea unui condensator de 0,1 μF între cei doi pini. Cuplajul între conductorii intrării analogice și cei ai ieșirii digitale trebuie evitat cu grijă, fie prin dispunerea perpendiculară a conductorilor, fie, dacă acest lucru nu e posibil, prin plasarea între conductori a unei piese metalice conectată la masă. Potențiometrii de ajustare a erorilor reprezentați în fig. 2.5, ca și rezistențele asociate, se plasează de asemenea cît mai aproape de convertor. ■

2.3. Concluzii

Datorită ieșirii serie, a rezoluției ridicate și a unei derive reduse, convertorul ADC 804 se dovedește potrivit pentru utilizarea în dispozitive de achiziție a datelor, cînd acestea sînt plasate în apropierea procesului, la distanță mare de calculator, permițînd nu numai reducerea

Scanned with OKEN Scanner

dimensiunilor și simplificarea structurii dispozitivului, ci și obținerea unor performanțe superioare. Se pot astfel realiza dispozitive de achiziție a datelor în condiții de interfațare cu calculatorul extrem de simple, fără circuite adiționale de formare a impulsurilor, dispozitive care posedă o precizie ridicată și o bună stabilitate în timp a datelor de ieșire. Timpul de conversie realizat de convertor garantează o frecvență de eșantionare practic suficient de mare pentru majoritatea aplicațiilor industriale. Din acest punct de vedere convertorul se dovedește destul de flexibil, el putînd fi utilizat fie cu ceasul intern ca în cazul de față, fie cu un ceas extern, dacă aplicația în cauză cere creșterea frecvenței de eșantionare. Pe de altă parte, datorită sensibilității reduse a convertorului la variații de temperatură, dispozitivul de achiziție poate fi plasat chiar lîngă traductoarele de măsurare, deci într-un mediu cu perturbații puternice termice și electrice, fără ca prin aceasta erorile de ofset și de amplificare să devină supărătoare. Cu anumite măsuri de precauție la montare — de altfel uzuale în astfel de cazuri — influența perturbațiilor provocate de sursa de alimentare și de cuplajele nedorite poate fi ușor înlăturată. În aceste condiții proprietățile convertoarelor ADC 804 sînt bine valorificate în dispozitivele de achiziție cu transmitere la distanță a datelor digitale.

Scanned with OKEN Scanner

3. Filtrarea şi medierea semnalelor analogice

3.1. Introducere

Filtrele active sînt prezente în tot mai multe domenii ale tehnicii, de la telecomunicaţii la electronica industrială şi de la tehnica măsurării la automatică, acoperind un spectru foarte larg de aplicaţii diverse: instalaţii sonar, echipamente de testare în industria avioanelor şi automobilelor, analizoare de zgomote, servosisteme, echipamente pentru teste medicale etc. Pe de altă parte, a reieşit clar din capitolul 1 (v. textul asociat fig. 1.5) ce rol au filtrele în dispozitivele de achiziţie a datelor de măsurare. Numărul mare al aplicaţiilor de acest fel şi importanţa lor practică imediată explică interesul cu care specialiştii privesc în prezent problematica filtrării, justificînd eforturile care s-au făcut în ultimii zece ani pentru elaborarea unor tehnici eficiente de filtrare. Din acest punct de vedere s-au obţinut progrese notabile. Ele ar fi fost însă dificil de realizat dacă, în paralel, nu s-ar fi dezvoltat o serie de metode de sinteză a filtrelor, suficient de evoluate pentru a permite să se stabilească exact, în fiecare caz în parte, structura cea mai potrivită cu aplicaţia respectivă, şi să se calculeze parametrii filtrului care conduc la rezultatul optim. O anumită aplicaţie poate, de exemplu, să ceară filtre de bandă cu un factor Q constant, cînd frecvenţa centrală f_c variază în limite largi. Este în acest caz mai potrivită o structură inversoare de semnal, neinversoare, sau bi-quad? Dar dacă lăţimea de bandă trebuie menţinută constantă, în condiţiile unei frecvenţe f_c variabile? Presupunînd că se face o opţiune corectă asupra structurii filtrului, bazată pe criterii cunoscute din practică, aceasta rezolvă totuşi problema numai pe jumătate, căci mai intervin şi dificultăţile metodologice de sinteză legate de proiectarea filtrului, de calculul elementelor sale. Din acest punct de vedere este extrem de avantajos ca specialistul să dispună de anumite structuri de bază fixe, totuşi suficient de „flexibile", astfel încît prin combinarea lor şi adăugarea unui număr mic de componente pasive să poată fi obţinut orice răspuns al filtrului dorit în practică. Rezultă astfel o reducere considerabilă a efortului de proiectare, deci a timpului necesar operaţiilor de sinteză şi a costurilor aferente. În ce măsură răspund

acestui deziderat două integrate recente, şi anume UAF 21 şi UAF 41 (Burr-Brown), cum sînt satisfăcute diverse cerinţe, uneori contradictorii, care survin în practica filtrării, se va vedea în cele ce urmează. Două exemple simple, referitoare la filtrele larg utilizate în practică, vor ilustra diferenţele faţă de metodele de sinteză clasice. În penultimul subcapitol se analizează o schemă eficientă de filtrare sincronă realizată cu integratele multiplicatoare ROB 025 (ICCE). Capitolul se încheie cu prezentarea unui dispozitiv de mediere a semnalelor, realizat recent, care face apel la convertoarele VFC 100 şi DAC 08 (IPRS).

3.2. Filtre cu circuite integrate

Există trei tipuri fundamentale de filtre, larg utilizate în tehnica filtrării, şi anume : Butterworth, Bessel şi Cebîşev. Acestea sînt de fapt cuadripoli, activi sau pasivi, a căror caracteristică de frecvenţă aproximează, mai mult sau mai puţin exact, caracteristica ideală a filtrului. Pentru cazul particular al filtrului trece-jos o astfel de caracteristică ideală poate fi văzută în fig. 3.1 (linie întreruptă). Peste ea sînt suprapuse trei caracteristici de frecvenţă (linie plină) realizate cu filtre Butterwort de diferite ordine $n = 1, 2, 3$; aici n este ordinul polinoamelor Butterworth de la numitorul funcţiilor de transfer ale filtrelor, notate pe figură cu $K_1(s)$, $K_2(s)$ şi $K_3(s)$. Polii funcţiilor de transfer sînt în cazul funcţiei $K_1(s)$ un pol simplu ($s = -1$), în cazul funcţiei $K_2(s)$ doi poli complex conjugaţi ($s_{1,2} = -0{,}707 + j0{,}707$), iar în cazul funcţiei $K_3(s)$ un pol simplu ($s = -1$) şi doi poli complex conjugaţi ($s_{1,2} = -0{,}5 \pm \pm j0{,}866$). Se observă că filtrul cu trei poli, cu funcţia $K_3(s)$ aproximează caracteristica ideală suficient de bine pentru numeroase scopuri practice.

Problema se tratează în termeni similari şi la filtrele trece-bandă. Este însă mai convenabil ca în loc să se calculeze filtrul trece-bandă direct, acesta să fie obţinut din filtrul trece-jos printr-o transformare, în care variabila s se înlocuieşte cu $k(s + \omega_c^2/s)$, unde ω_c este pulsaţia corespunzătoare frecvenţei centrale f_c. Parametrul k permite atunci ajustarea lăţimii benzii de trecere a filtrului. Pentru cazul filtrelor Butterworth pasive transformarea este ilustrată în partea inferioară a fig. 3.1. Se observă că inductanţa filtrului trece-jos se transformă într-o inductanţă înseriată cu o capacitanţă, iar cele două capacitanţe se înlocuiesc în filtrul trece-bandă cu circuite paralel formate dintr-o capacitanţă şi o inductanţă.

Scanned with OKEN Scanner



Fig. 3.1. Aproximarea filtrului trece-jos ideal (linie-întreruptă) cu filtre Butterworth de ordinul 1, 2, 3 ; jos : transformarea unui filtru Butterworth trece-jos în filtru trece-bandă.



Fig. 3.2. Caracteristica unui filtru Cebîșev de ordinul 3.

O alternativă avantajoasă din multe puncte de vedere este utilizarea unui filtru Cebîșev. Cu acesta se obține o aproximare a caracteristicii ideale a benzii de trecere, așa cum se observă în fig. 3.2. Caracteristica reală posedă un număr de maxime și minime în interiorul benzii de trecere (numărul maximelor este egal cu ordinul n al filtrului, în figură $n = 3$), iar în afara benzii caracteristica descrește monoton. O proprietate prețioasă a filtrului Cebîșev este faptul că, pentru o pantă dată a atenuării în exteriorul benzii, el se realizează cu o rețea de complexitate minimă, cu numai n reactanțe. Dacă însă circuitul trebuie să producă o întîrziere constantă, atunci soluția precedentă, bazată pe filtrul Butterworth se dovedește net superioară.

Scanned with OKEN Scanner

Posibilităţile cele mai mari le oferă în practică filtrele active — indiferent dacă ele posedă o caracteristică de tip Butterworth, Cebîşev sau Bessel. Realizate sub formă monolitică, ele pot fi conectate în serie pentru a forma filtre cu un număr oricît de mare de poli, deci cu un ordin n oricît de ridicat şi s-a văzut în fig. 3.1 ce important este acest lucru pentru obţinerea unei caracteristici reale apropiată de cea ideală. Pe de altă parte, utilizînd astfel de integrate, formate din amplificatori operaţionali, condensatoare NPO şi rezistenţe cu pelicule subţiri se realizează un control uşor şi eficient asupra factorului de calitate Q al filtrului, asupra frecvenţei de rezonanţă şi asupra amplificării. Rezultă o flexibilitate foarte mare, permiţînd adaptarea filtrului la cele mai diverse condiţii practice impuse de aplicaţiile curente [3.1].

Există însă o condiţie minimală pe care trebuie să o realizeze neapărat un astfel de integrat pentru a asigura flexibilitatea amintită : aceeaşi componentă trebuie să îndeplinească atît funcţii trece-jos, cît şi trece-sus, trece-bandă, respectiv opreşte-bandă. În plus, este de dorit ca integratul să fie astfel conceput încît implementarea filtrului să se facă cu un număr minim de componente adiţionale, în particular rezistenţe. Ambele condiţii sînt îndeplinite de circuitul din exemplul care urmează.

• Schema întegratului UAF 21 este vizibilă în partea inferioară a fig. 3.3. Integratul are 3 intrări şi 3 ieşiri : una pentru funcţionarea ca filtru trece-sus (pin *1*), a doua pentru trece-bandă (pin *3*) şi a treia pentru trece-jos (pin 7). Funcţia opreşte bandă se obţine simplu, conectînd între ele ieşirile trece-sus şi trece-jos. Pentru ajustarea factorului Q este prevăzut pinul *4*. În partea superioară a figurii sînt redate caracteristicile semnalului de ieşire maxim $E_{OUT\ MAX}$ al integratului, funcţie de frecvenţă, pentru cazul utilizării ca filtru trece-jos, trece-bandă şi trece-sus. Pe figură se văd şi funcţiile de transfer respective, şi anume K_{LP}, K_{BP}, K_{HP} în care amplificările s-au notat cu A_{LP}, A_{BP} şi A_{HP}. Polinomul de la numitorul acestor funcţii fiind de ordinul 2, rezultă că un integrat este necesar pentru fiecare 2 poli ai filtrelor trece-jos sau trece-sus, respectiv pentru fiecare pereche de poli complex conjugaţi ai filtrelor trece-bandă sau opreşte-bandă. Deci, cu astfel de integrate se pot obţine filtre cu număr par de poli 2, 4, 6 etc. ■

Dacă filtrul trebuie să aibă un număr total impar de poli, de exemplu 3 (adică o pereche de poli complex conjugaţi şi un pol simplu), atunci este necesar ca pe lîngă un integrat UAF 21 să se folosească şi un amplificator operaţional care, împreună cu un cuadripol RC, să asigure existenţa polului simplu.

Scanned with OKEN Scanner



Fig. 3.3. Schema integratului UAF 21 și caracteristicile semnalului de ieșire maxim în regim de filtru trece-jos, trece-bandă și trece-sus.

• Un filtru de acest fel poate fi văzut în fig. 3.4. Se știe că proprietățile dinamice ale filtrelor sînt determinate de poziția polilor în planul complex, la rîndul său dependentă de frecvența naturală normalizată f_n pentru polii simpli, respectiv de frecvența naturală normalizată și de factorul Q pentru polii complex conjugați. Situația este în mare măsură similară cu cea de la sistemele automate deterministe, v. de exemplu [3.2]. Valorile lui f_n și Q pentru filtrul din fig. 3.4 reies din tabelul redat pe figură : f_n pentru polul simplu și (f_n, Q) pentru polii complex conjugați. Cu aceste valori se pot calcula cele 4 rezistențe care trebuie adăugate

Scanned with OKEN Scanner



poli	filtru Butterworth		filtru Bessel		filtru Cebîșev (0,5 dB ondulație)	
	f_n	Q	f_n	Q	f_n	Q
polul simplu	1	—	1,32475	—	0,62645	—
polii complecși	1	1	1,44993	0,59104	1,06885	1,70621

Fig. 3.4. Schema unui filtru trece-jos cu 3 poli și valorile parametrilor principali (f_n, Q).

inregratului UAF 21 pentru implementarea filtrului, și anume R_G, R_Q R_{F1} și R_{F2} (v. fig. 3.4, sus), precum și valorile R și C ale cuadripolului, indiferent dacă este vorba de filtre Butterworth, Bessel sau Cebîșev. După cum se va vedea imediat procedura de sinteză a filtrului se simplifică astfel considerabil, reducîndu-se la cîteva calcule simple, ușor de efectuat cu un calculator de birou, iar timpul necesar sintezei se diminuează corespunzător un avantaj care nu este deloc de neglijat. ■

• Cazul filtrelor trece-jos cu 5 poli este ilustrat în fig. 3.5. Aici sînt necesare două integrate UAF 21 (pentru prima și a doua pereche de poli complex conjugați) și un amplificator operațional cu cuadripolul RC respectiv, care asigură prezența polului simplu. Pentru fiecare integrat UAF 21 trebuie calculate cele 4 rezistențe R_G, R_Q, R_{F1} și R_{F2}, în care scop în partea de jos a fig. 3.5 s-au redat valorile funcției naturale normalizate f_n și ale factorului Q pentru principalele tipuri de filtre utilizate în aplicații.

Procedura de sinteză debutează cu alegerea datelor de bază; de la caz la caz, depinzînd de aplicația în cauză, specialistul se decide pentru funcția dorită a filtrului (trece-jos, trece-sus, trece-bandă, oprește-bandă), apoi pentru tipul de filtru (Butterworth, Bessel, Cebîșev), alege frecvența naturală dorită f_0 a filtrului, numărul de poli și amplificarea totală (A_{LP}, A_{BP}, A_{NP}). Cum fiecare integrat al filtrului corespunde unei perechi de poli și cum poziția acestori poli în planul complex este

Scanned with OKEN Scanner



poli	filtru Butterworth		filtru Bessel		filtru Cebîsev (0,5dB ondulație)	
	f_n	Q	f_n	Q	f_n	Q
polul simplu	1	—	1,50470	—	0,36232	—
polii complecși (per. I)	1	0,61805	1,55876	0,56354	0,69048	1,17780
polii complecși (per. II)	1	1,61812	1,75812	0,91652	1,01773	4,54500

Fig. 3.5. Schema unui filtru trece-jos cu 5 poli realizat cu integrate UAF 21 și valorile parametrilor principali (f_n, Q).

diferită (f_n din tabelele figurilor 3.4 și 3.5), pentru ca filtrul în ansamblu să realizeze frecvența f_0 dorită este necesar ca în cazul fiecărui integrat frecvența naturală normalizată f_n aferentă polilor să fie înmulțită cu frecvența f_0 spre a se obține frecvența naturală a integratului, adică f_{01} pentru primul integrat, f_{02} pentru al doilea, etc. Astfel, pentru cazul unui filtru Bessel trece-jos cu 5 poli și schema din fig. 3.5, alegînd pentru filtrul în ansamblu frecvența $f_0 = 35$ kHz, conform tabelului din aceeași figură avem :

— pentru primul integrat (prima pereche de poli complex conjugați)

$$f_{01} = 35 \text{ kHz} \times f_n = 35 \times 1{,}55876 = 54{,}56 \text{ kHz}$$

Scanned with OKEN Scanner

— pentru al doilea integrat (a doua pereche de poli complex conjugați)

$$f_{02} = 35 \text{ kHz} \times f_n = 35 \times 1{,}75892 = 61{,}53 \text{ kHz}$$

— pentru amplificator + cuadripolul RC (polul simplu)

$$f_{03} = 35 \text{ kHz} \times f_n = 35 \times 1{,}50470 = 52{,}66 \text{ kHz}$$ ■

Pasul următor este alegerea schemei filtrului [3.3]. Dispunem aici de mai multe posibilități, dar — în general — o anumită aplicație obligă la alegerea unei anumite scheme. Astfel, se poate opta pentru o schemă inversoare de semnal, o schemă neinversoare sau o schemă bi-quad. Dacă aplicația necesită o amplificare și un factor Q constante, independente de rezistențele R_{F1}, R_{F2} care determină frecvența filtrului, atunci se va alege fie o schemă inversoare, fie una neinversoare, în nici un caz o schemă bi-quad. În schimb, schema bi-quad este utilă în cazul filtrelor trece-bandă atunci cînd lățimea de bandă trebuie să rămînă constantă, iar frecvența centrală variază în limite largi. Schema bi-quad are totodată avantajul că rezistențele R_Q (factor Q) și R_G (amplificare) rezultă cu valori mai mici decît în cazul celorlalte configurații, ceea ce se dovedește util mai ales la frecvențe înalte. Există și o situație specială cînd una dintre rezistențele integratului poate fi folosită în locul rezistenței adiționale R_G, numărul rezistențelor adiționale necesare reducîndu-se astfel de la 4 la 3; este cazul schemei neinversoare cu amplificare unitară ($A_{BP} = 1$).

• Schema inversoare și schema bi-quad, ambele implementate cu integratul UAF 21, pot fi văzute în fig. 3.6. În dreapta schemelor sînt redate formulele pentru calculul rezistențelor adiționale externe R_G, R_Q R_{F1}, R_{F2}, observîndu-se simplitatea calculului. Pentru fiecare schemă sînt redate două grupe de formule (A) și (B), diferența între ele fiind determinată de valoarea frecvenței naturale f_0 (calculată pentru integratul respectiv, adică f_{01}, f_{02} etc.). Sub 50 kHz sînt valabile formulele (A), peste 50 kHz formulele (B). La utilizarea formulelor (B) trebuie conectat un rezistor de 11 kΩ între pinii *12* și *1*. Se observă că în formule apare atît factorul Q cît și factorul Q_p. Acesta din urmă reprezintă o corecție care ține cont de faptul că dacă produsul f_0Q al filtrului este ridicat, mai exact dacă $f_0Q > 10^5$, este posibil ca între valoarea calculată a lui Q și valoarea măsurată să existe diferențe, provocate de caracterul neideal al amplificatorilor operaționali. Valorile factorului Q_p pentru integratul UAF 21 se obțin din curba redată în fig. 3.7. Dacă $f_0Q < 10^5$, atunci $Q_p = Q$.

Pentru exemplificarea procedeului să reluăm filtrul Bessel trece-jos cu 5 poli din fig. 3.5 cu $A_{LP} = 1$, pentru care s-au calculat deja frec-

Scanned with OKEN Scanner



Formulele (A), $f_0 < 50$ KHz

$R_{F1} = R_{F2} = 1{,}59 \cdot 10^8 / f_0$

$A_{BP} = Q A_{LP}$, $A_{LP} = A_{HP}$

$R_G = 10^5 Q_P / Q A_{LP}$

$R_Q = 2 \cdot 10^5 / (2Q_P + A_{BP} - 1)$

Formulele (B), $f_0 > 50$ KHz

$R_{F1} = R_{F2} = 5{,}033 \cdot 10^7 / f_0$

$A_{BP} = Q_P A_{LP} / 3{,}16$

$R_G = 3{,}16 \cdot 10^4 Q_P / A_{BP}$

$R_Q = 2 \cdot 10^5 / (3{,}48 Q_P + A_{BP} - 1)$

Formulele (A), $f_0 < 50$ KHz

$R_{F1} = R_{F2} = 1{\cdot}59 \cdot 10^8 / f_0$

$A_{BP} = Q A_{LP}$

$R_Q = Q_P R_{F1}$

$R_G = R_Q A_{BP}$

Formulele (B), $f_0 > 50$ KHz

$R_{F1} = R_{F2} = 5{,}033 \cdot 10^7 / f_0$

$A_{BP} = Q A_{LP}$

$R_Q = 3{,}16 Q_P R_{F1}$

$R_G = R_Q A_{BP}$

Fig. 3.6. Schema inversoare (sus) și schema bi-quad (jos). Rezistențele adiționale R_G, R_Q, R_{F1}, R_{F2}, se calculează cu formulele (A) respectiv (B).



Fig. 3.7. Diagramă pentru determinarea factorului Q_P.

Scanned with OKEN Scanner

venţele naturale ale integratelor, şi anume $f_{01} = 54{,}56$ kHz, $f_{02} = 61{,}53$ kHz şi $f_{03} = 52{,}66$ kHz. Vom alege schema inversoare din fig. 3.6, efectuînd calculele întîi pentru cele două integrate, apoi pentru etajul compus din cuadripolul RC şi amplificatorul operaţional.

Primul integrat. Aici $f_n = 1{,}55876$ şi $Q = 0{,}56354$ conform tabelului din fig. 3.5 şi cum $f_{01} > 50$ kHz se folosesc formulele (B). Rezistorii care determină frecvenţa rezultă imediat :

$$R_{F1} = R_{F2} = 5{,}033\,10^7/54\,560 = 922{,}5\ \Omega$$

Efectuînd produsul fQ avem $54\,560 \times 0{,}56354 = 30\,746$, deci $f_0Q < 10^5$, de unde reiese că $Q_P = Q = 0{,}56354$. În continuare, în afară de Q_P, formulele (B) includ amplificarea A_{BP} care este

$$A_{BP} = 0{,}56354 \times 1/3{,}16 = 0{,}17834$$

aici $A_{LP} = 1$. Rezultă astfel rezistenţele R_G şi R_Q :

$$R_G = 3{,}16 \times 10^4 \times 0{,}56354/0{,}17834 = 99{,}85\ \text{k}\Omega$$

$$R_Q = 2 \times 10^5/(3{,}48 \times 0{,}56354 + 0{,}17834 - 1) = 175{,}52\ \text{k}\Omega$$

Al doilea integrat. Deoarece $f_{02} > 50$ kHz se vor folosi şi aici formulele (B). Procedînd ca mai sus şi ţinînd cont de faptul că acum $f_n = 1{,}75812$ şi $Q = 0{,}91652$ (v. fig. 3.5) obţinem

$$R_{F1} = R_{F2} = 5{,}033 \times 10^7/61\,530 = 817{,}97\ \Omega$$

$$f_0Q = 61\,530 \times 0{,}91652 = 56\,393,\ f_0Q > 10^5,\ Q_P = Q = 0{,}91652$$

$$A_{BP} = 0{,}29,\ R_G = 99{,}86\ \text{k}\Omega,\ R_Q = 80{,}66\ \text{k}\Omega.$$

Cuadripolul RC. Pentru acesta s-a obţinut $f_{03} = 52{,}66$ kHz (pol simplu) deci

$$RC = 1/2\pi f_{03} = 1/2\pi 52\,660 = 3 \cdot 10^{-6}$$

de unde, de exemplu pentru $C = 3\,000$ pF, rezultă $R = 1$ kΩ. Cu aceasta toate elementele filtrului trece-jos din fig. 3.5 sînt determinate.

În cazul filtrelor trece-bandă la procedura de mai sus trebuie să se adauge o etapă suplimentară : transformarea trece-jos/trece-bandă (v. fig. 3.1) ; similar se procedează şi în cazul filtrelor trece-sus, în care caz transformarea se reduce la relaţii foarte simple :

$$f_n^{HP} = 1/f_n^{LP}$$

$$Q^{HP} = Q^{LP}$$

Scanned with OKEN Scanner

unde indicele HP se referă la filtrul trece-sus, iar LP la filtrul trece-jos. Rezultă că la calculul filtrelor trece-sus în locul valorilor f_n și Q din tabelele din fig. 3.4 și 3.5 se folosesc valorile transformate f_n^{HP} și Q^{HP}.

Cîteva precauțiuni sînt totuși necesare în cazul filtrelor opreștebandă. Așa cum s-a mai menționat, acestea se obțin prin conectarea ieșirii trece-sus (pin *1*) cu ieșirea trece-jos (pin 7) a integratului. Conexiunea se realizează prin două rezistențe, una fixă de 10 kΩ la pinul *1* și una ajustabilă de 15 kΩ la pinul 7. Semnalul de la punctul comun al rezistențelor atacă intrarea unui amplificator operațional, de exemplu βM 108 (IPRS), la ieșirea căruia obținem semnalul filtrat. Pentru calculul rezistențelor externe R_{F1}, R_{F2}, R_G și R_Q se folosesc formulele (A), cu $A_{LP} = A_{BP}$. Dacă se folosesc formulele (B) ($A_{LP} = 10A_{BP}$) atunci rezistența de la pinul 7 trebuie să fie de 10 ori mai mare decît cea de la pinul *1*, pentru a se realiza o amplificare egală sub și peste frecvența naturală f_0 a filtrului. ■

La filtrele analizate pînă acum, realizate cu integrate UAF 21, s-au evidențiat două situații în care a fost necesar un amplificator operațional suplimentar : la filtrele cu număr impar de poli (pentru realizarea polului simplu, v. fig. 3.4 și 3.5) și la filtrele opreste-bandă. Este deci îndreptățită întrebarea dacă în aceste cazuri nu este mai avantajos ca integratul să conțină un amplificator operațional în plus, care să fie conectat în schemă după necesități ? O astfel de soluție capabilă să ofere, pe lîngă avantajele binecunoscute ale integrării, posibilitatea de a reduce spațiul ocupat de filtru pe placa cu circuite imprimate poate fi implementată cu integratul UAF 41.

• Schema integratului este arătată în fig. 3.8 (sus) și se observă că ea diferă de cea din fig. 3.3 în esență prin amplificatorul A_4, neconectat cu restul elementelor și accesibil prin pinii *4*, *5*, *6*. Integratul mai conține două integratoare cu amplificatoarele operaționalee A_2, A_3 și un sumator A_1, ceea ce permite realizarea simultană a răspunsurilor trece-jos, trece-sus, și trece-bandă. Ca urmare a existenței amplificatorului independent A_4, implementarea unui filtru cu număr impar de poli, de exemplu 3 poli, se efectuează prin conectarea cuadripolului RC aferent polului simplu între pinii *12* și *4* ai integratului, așa cum se vede în fig. 3.8 (jos). ■

• Fig. 3.9 redă în partea superioară o schemă neinversoare de semnal, iar în partea inferioară o schemă bi-quad, ambele referindu-se la integratul UAF 41. Calculul rezistențelor externe care determină frecvența centrală a filtrului (R_{F1}, R_{F2}), ca și a rezistențelor R_G (amplificare) și R_Q (factor de calitate Q) se efectuează la fel de simplu ca în cazul precedent. În acest scop se aplică formulele (A) ($f_0 < 8$ kHz) respectiv formulele (B) ($f_0 > 8$ kHz) redate în dreapta schemelor.

Scanned with OKEN Scanner



Fig. 3.8. Schema integratului UAF 41 (sus) și modul de utilizare al amplificatorului suplimentar A_4 la filtre cu număr impar de poli.

Să presupunem pentru precizarea ideilor că dorim să realizăm un filtru trece-sus Cebîșev cu 3 poli cu $f_0 = 24$ Hz și $A_{HP} = 1$, folosind schema neinversoare din fig. 3.9. Pentru obținerea polului simplu integratului i se va adăuga un cuadripol RC, ca în fig. 3.8 (jos). Din tabelul fig. 3.4 rezultă $f_n = 1{,}06885$, $Q = 1{,}7062$ pentru perechea de poli complex conjugați și $f_n = 0{,}62645$ pentru polul simplu. Deoarece filtrul este trece-sus se efectuează transformarea acestor valori obținîndu-se $f_n^{HP} = 1/f_n^{LP} = 0{,}93558$ și $Q^{HP} = Q^{LP} = 1{,}7062$ pentru polii conjugați, respectiv $f_n^{HP} = 1{,}59628$ pentru polul simplu. Cu aceste valori, aplicînd formulele (A) ($f_0 < 8$ kHz) și ținînd cont că $f_0 Q < 10^5$, deci $Q_P^{HP} = Q^{HP} = 1{,}7062$, obținem rezistențele externe ale integratului:

$$R_{F1} = R_{F2} = 885{,}08\ \text{k}\Omega,\quad R_G = 29{,}3\ \text{k}\Omega,\quad R_O = 70{,}8\ \text{k}\Omega$$

iar pentru cuadripolul RC, alegînd $C = 2\,200$ pF, rezultă $R = 22{,}6$ kΩ.

Scanned with OKEN Scanner



Formulele (A), $f_0 < 8$KHz

$R_{F1} = R_{F2} = 1{,}592 \cdot 10^8 / f_0$

$A_{BP} = Q A_{LP}$, $A_{LP} = A_{HP}$

$R_G = 5 \cdot 10^4 Q / A_{BP} Q_P$

$R_Q = 5 \cdot 10^4 / (2Q_P - A_{BP} Q_P / Q - 1)$

Formulele (B), $f_0 \geq 8$KHz

$R_{F1} = R_{F2} = 5{,}033 \cdot 10^7 / f_0$

$A_{BP} = Q A_{LP} / 3{,}16$

$R_G = 5 \cdot 10^4 Q / A_{BP} Q_P$

$R_Q = 5 \cdot 10^4 / (3{,}48 Q_P - A_{BP} Q_P / Q - 1)$

Formulele (A), $f_0 < 8$KHz

$R_{F1} = R_{F2} = 1{,}592 \cdot 10^8 / f_0$

$A_{BP} = Q A_{LP}$

$R_Q = Q_P R_{F1}$

$R_G = R_Q / A_{BP}$

Formulele (B), $f_0 \geq 8$KHz

$R_{F1} = R_{F2} = 5{,}033 \cdot 10^8 / f_0$

$A_{BP} = 3{,}16 Q A_{LP}$

$R_Q = 3{,}16 Q_P R_{F1}$

$R_G = R_Q / A_{BP}$

Fig. 3.9. Schemă neinversoare cu integratul UAF 41 (sus) și schemă bi-quad (jos).

3.3. Filtre sincrone

O categorie aparte de filtre active, larg folosite — de exemplu la mașinile cu ciclu automat pentru echilibrarea rotoarelor — au la bază principiul filtrării sincrone, transpunere a binecunoscutului principiu al watmetrului. Ca schemă echivalentă, watmetrul este de fapt un multiplicator succedat de un integrator, așa încît la ieșire el furnizează o mărime analogică proporțională cu produsul *ui* cos φ. Dacă unul dintre factori, să zicem curentul $i(t)$ este strict sinusoidal, iar tensiunea $u(t)$ posedă armonici superioare, mărimea de ieșire va corespunde exact fundamentalei lui $u(t)$, căci toate integralele produselor $u(t) \cdot i(t)$ cu frecvențe inegale (deci corespunzînd armonicilor lui u) sînt nule. Rezultă că dacă dispunem de un semnal de referință strict sinusoidal este ușor să „extragem" fundamentala de frecvență egală dintr-un alt semnal, ori cît de puternic perturbată, și să exprimăm produsul acesteia cu semnalul de referință, cu condiția ca după multiplicarea celor două semnale să efectuăm o integrare.

Scanned with OKEN Scanner

• Este exact ceea ce realizează schema din fig. 3.10, implementată cu multiplicatoare ROB 0,25 (ICCE). Semnalul de la traductorul de vibrații al mașinii, puternic contaminat de zgomotele industriale și bogat în armonici, se aplică prin intermediul unui amplificator βA741 la intrările multiplicatoarelor, la celelalte intrări fiind introduse componentele sin și cos ale semnalului de referință. O astfel de disociere a mărimii de referință este necesară pentru că dezechilibrul se exprimă totdeauna prin doi parametrii (amplitudine și poziție). Semnalele de la ieșirea multiplicatoarelor, compuse într-un montaj diferențial cu βM108 (IPRS), sînt apoi integrate. Ceea ce rezultă sînt coordonatele carteziene ale dezechilibrului de forma $A \cos \varphi$, $A \sin \varphi$, care sînt transformate în coordonate polare și afișate pe un ecran cinescopic. Totodată semnalele analogice respective, memorate, comandă dispozitivele de corecție automată a dezechilibrului, care acționează în cele două plane frontale ale rotorului, de exemplu prin îndepărtarea surplusului de material. Interesantă este acuratețea la care poate ajunge un astfel de dispozitiv de filtrare, exprimată în termenii performanței mașinii în ansamblu : dezechilibre sub 1 micron (1 gr. mm/kg rotor) sînt afișate și corectate, practic independent de nivelul perturbațiilor și — în anumite limite — chiar de turația de echilibrare.



Fig. 3.10. Schemă de filtrare sincronă cu ROB 025 (ICCE) pentru mașini de echilibrat cu ciclu automat.

Scanned with OKEN Scanner

3.4. Medierea semnalelor

Media valorilor succesive ale semnalelor variabile în timp este o mărime importantă, la care se apelează frecvent în contextul diverselor teme de măsurare, comandă și reglare, mai exact, ori de cîte ori se dorește ca semnalul să fie exprimat printr-o mărime scalară ușor manipulabilă, valabilă pentru o perioadă lungă de timp. Deși neunivocă (mai multe semnale pot avea aceeași medie), *valoarea medie* este o caracteristică esențială a semnalelor analogice, de natură să ușureze mult sarcina specialistului, mai ales în cazul echipamentelor de supraveghere a parametrilor funcționali ai mașinilor: exemple tipice sînt supravegherea temperaturilor în diverse puncte ale unei mașini-unelte grele, a forțelor care apar în lagăre, a valorii *p*H-ului într-un recipient etc. În toate aceste cazuri memorarea variațiilor în timp a parametrului respectiv ar fi fost fără îndoială mai informativă pentru specialist, dar, pe perioade lungi de timp, aceasta ar însemna o capacitate foarte mare a memoriei, alocată exclusiv acestui scop. Pe de altă parte, ceea ce interesează într-o astfel de situație este mai degrabă tendința de creștere sau scădere a parametrului investigat, tendință care indică de multe ori o viitoare avarie. Or, o astfel de tendință este clar indicată și de media parametrului (temperatură, forță, *p*H etc.) și aceasta fără a încărca deloc memoria sistemului. Se vede de aici cît de mult poate fi simplificată tema de măsurare prin utilizarea valorii medii, ceea ce explică larga ei aplicare în diverse domenii ale tehnicii.

Există mai multe posibilități de formare a valorii medii a semnalelor variabile în timp, dintre care două — preferate în majoritatea cazurilor — sînt ilustrate în fig. 3.11. În partea de sus a figurii se vede o schemă integratoare care include un convertor tensiune-frecvență, un divizor, un numărător și un convertor D/A. Mărimea $N(t)$ de la ieșirea numărătorului, reprezentînd valoarea numerică a mediei pe un anumit interval de timp, este redată pe afișor. La intrare se aplică semnalul analogic variabil în timp $U_1(t)$ a cărui valoare medie se dorește. Acesta este transformat într-un semnal cu frecvența $f(t)$, apoi divizat cu valoarea M, obținîndu-se frecvența $f_M(t)$ aplicată la intrarea numărătorului. Acesta din urmă este elementul care face inegrarea, așa încît $N(t)$ este de fapt integrala semnalului cu frecvența $f_M(t)$. Cu ajutorul unui convertor D/A se obține apoi valoarea medie căutată, notată pe schemă cu $U_2(t)$. Să observăm însă că valoarea medie este disponibilă la ieșirea sistemului numai la finele perioadei de măsurare, ceea ce constituie un dezavantaj al tuturor schemelor de mediere prin integrare, căci la acestea mărimea de ieșire $U_2(t)$ crește continuu atît timp cît există o mărime la intrare $U_1(t)$, diferită de zero.

Scanned with OKEN Scanner



Fig. 3.11. Două posibilități de mediere a semnalelor: prin integrare (sus) și cu ajutorul unei reacții (jos).

Dezavantajul poate fi însă ușor evitat prin implementarea schemei din partea de jos a fig. 3.11. Dispozitivul include acum o legătură de reacție, prin intermediul căreia mărimea de ieșire $U_2(t)$, existentă la un moment t dat, influențează mărimea de intrare $U_1(t)$. Mai exact, la intrarea dispozitivului se aplică semnalul de eroare

$$e(t) = U_1(t) - U_2(t)$$

care, funcție de valorile lui $U_1(t)$ și $U_2(t)$, poate fi pozitiv sau negativ. Convertorul tensiune/frecvență funcționează însă numai cu semnale de intrare pozitive, căci frecvența furnizată la ieșirea sa e prin definiție „pozitivă". De aceea la intrarea dispozitivului de mediere s-a prevăzut un invertor și un comutator analogic care inversează semnalul de eroare atunci cînd este cazul, așa încît tensiunea la intrarea convertorului să fie totdeauna pozitivă, ceea ce este echivalent cu aplicarea la intrare a valorii absolute $|e(t)|$ a erorii, și nu eroarea însăși. În schemă s-a inclus și o buclă suplimentară, cu un amplificator operațional pentru

Scanned with OKEN Scanner

sesizarea polarității și un numărător, astfel încît pentru $e > 0$ numărarea să se facă înainte, iar pentru $e < 0$ înapoi. În aceste condiții se poate demonstra prin calcule relativ simple [3.4] că ecuația diferențială a sistemului are soluția

$$U_2(t) = U_1(t)e^{-At}$$

unde s-a notat

$$A = \frac{U_R k}{M2^n}$$

în care U_R este tensiunea de referință, în V, a convertorului D/A presupus cu n trepte binare, M se referă la divizorul preliminar, iar k este factorul de transfer al convertorului tensiune/frecvență, în Hz/V. Se observă că soluția aceasta este de fapt identică cu binecunoscuta ecuație a filtrului trece-jo (respectiv a unui circuit cu reactanță capacitivă avînd constanta de timp $\tau = RC$), cu condiția ca A să fie interpretat ca inversul constantei de timp, adică $A = 1/\tau$. Schema din partea inferioară a fig. 3.11 poate fi deci privită ca aparținînd unui filtru trece-jos, dar care, spre deosebire de filtrele obișnuite :

— are pierderi nule ;

— poate fi realizat cu o constantă de timp τ oricît de mare dorim.

Ultima dintre aceste proprietăți ale schemei are o importanță practică deosebită, deoarece permite să se realizeze fără probleme dispozitive de mediere a semnalelor pentru intervale de timp lungi. Așa de exemplu calculînd constanta de timp echivalentă $\tau = 1/A$ cu formula lui A redată anterior, pentru $U_R = 10$ V, $M = 10^6$, $n = 8$ bit și un factor de transfer tensiune/frecvență $k = 0{,}3$ kHz/V rezultă $\tau = 85{,}3 \cdot 10^3$ s $\approx$ ≈ 1 zi. Acesta reprezintă un timp de mediere a semnalului suficient de lung pentru numeroase aplicații practice.

În aplicațiile în care trebuie să conteze pe valoarea exactă a constantei de timp echivalente τ rolul esențial revine însă parametrului k, factorul de transfer al convertorului tensiune/frecvență. La convertoarele uzuale factorul k se stabilește cu ajutorul unor componente pasive externe, în speță rezistențe și condensatori, și — chiar dacă acestea sînt de calitate înaltă — rezultatul este o anumită dependență a performanțelor convertorului de condițiile de mediu, mai ales de temperatură. Dacă dispozitivul de mediere care include convertorul funcționează într-un mediu cu variații mari de temperatură — caz deloc rar în aplicații — atunci stabilitatea ajunge să fie puternic alterată, în principal datorită componentelor adiționale ale convertorului. Scopul subcapitolului de față este să analizeze în ce măsură poate fi eliminat acest dezavantaj cu ajutorul convertoarelor VEC 100 (Burr Brown) și βDAC 08 (IPRS), în cadrul schemei din fig. 3.11 (jos). Dispozitivul de mediere

Scanned with OKEN Scanner

respectiv este conceput să funcționeze în cadrul unui sistem de supraveghere a valorii absolute a vibrațiilor măsurate în palierele unei mașini-unelte grele.

• VFC 100 este un convertor monolitic tensiune/frecvență bazat pe principiul echilibrării de sarcini (charge balance technique). Schema este redată în fig. 3.12 împreună cu diagrama principalelor semnale și se observă că elementul distinctiv, față de celelalte soluții, este sincronizarea externă a convertorului cu frecvența de tact f_{CLK}. Amplificatorul operațional de la intrare constituie un integrator cu condensatorul extern C_{int}. Semnalul analogic de intrare $U_{in} > 0$ forțează un curent I_{in} prin rezistența R_{in}, ceea ce face ca tensiunea la ieșirea integratorului să scadă în rampă. Scăderea are loc pînă este atinsă tensiunea de referință de 5 V. În acel moment la cele două intrări ale comparatorului potențialul devine egal și, ca urmare, este activat circuitul logic. Starea de activare durează pînă la următorul flanc coborîtor al semnalului de tact, urmat de un flanc crescător, cînd comutatorul S_1 se închide pentru o perioadă întreagă ($T = 1/f_{CLK}$) și curentul I_1 trece prin rezistența R_{in} de la intrarea integratorului. Cum I_1 este mult mai mare



Fig. 3.12. Schema convertorului tensiune-frecvență VFC 100.

ca I_{in}, la ieşirea integratorului se obţine o rampă pozitivă ; aceasta durează o perioadă de tact întreagă, aşa-numita perioadă de *resetare*, timp în care circuitul logic generează la ieşirea convertorului un impuls, apoi procesele se repetă. Frecvenţa la ieşire depinde aşadar numai de semnalul de intrare şi de frecvenţa de tact, adică avem

$$f_{out} = (U_{in}/20) f_{CLK}$$

admiţînd că tensiunea de intrare U_{in} variază între 0 şi 10 V. Cu totul diferită este situaţia la convertoarele obişnuite, unde frecvenţa de ieşire depinde de valoarea condensatorului de resetare a integratorului şi de rezistenţa conectată la intrarea acestuia ; evident, se poate prescrie ca ambele componente să aibă coeficienţi de temperatură mici, dar chiar şi în aceste condiţii este posibil ca, la variaţii de temperatură importante, stabilitatea convertorului să fie sensibil influenţată. Consecinţele principale sînt o valoare relativ redusă a preciziei amplificării (precizia iniţială cuprinsă între 5% şi 10%) şi necesitatea de a calibra fiecare circuit individual, spre a ţine cont de valorile reale ale componentelor externe.

O astfel de calibrare este în mod normal superfluă la convertorul VFC 100. Acesta are încorporată rezistenţa cu peliculă subţire R_{in} = = 20 kΩ, prin intermediul căreia se stabileşte tensiunea de intrare la capăt de scală. R_{in} este o rezistenţă de precizie şi faptul acesta are desigur importanţa sa ; dar şi mai importantă este dispoziţia elementelor active de la intrarea convertorului, astfel încît coeficientul lor de temperatură să compenseze pe cît posibil coeficientul de temperatură al rezistenţei R_{in}. Atunci, cum nu există rezistenţe externe care să influenţeze stabilitatea, ceea ce rămîne este eroarea de amplificare iniţială, calibrată de producător la o valoare mică (sub 0,5% la tipul VFC 100 AG pentru frecvenţa f_s = 100 kHz la capăt de scală) ea însăşi ajustabilă la zero în aplicaţiile foarte pretenţioase. Pe de altă parte, deoarece perioada de resetare a integratorului este stabilită de tactul extern, cu frecvenţa f_{CLK}, nu intervine nici condensatorul de resetare, care, prin variaţiile sale, constituie o importantă sursă de derivă la celelalte tipuri de convertoare. Ca urmare, la convertorul VFC 100 BG deriva amplificării nu depăşeşte $50 \cdot 10^{-6}$ FSR/°C, unde FSR (full scale range) se referă la valoarea de capăt de scală. Valori convenabile se obţin şi din punctul de vedere al derivei de ofset, care la acelaşi tip de convertor nu depăşeşte ±25 μV/°C, în timp ce ofsetul raportat la intrare este de maximum ±2 mV. La rîndul ei sursa de referinţă (5 V) inclusă în convertor are în medie o derivă sub $\pm 40 \cdot 10^{-6}$/°C, ceea ce permite folosirea ei şi ca sursă auxiliară pentru polarizarea intrării (cazul semnalelor de intrare bipolare), pentru alimentarea senzorilor sistemului sau a schemelor de autocalibrare. În

Scanned with OKEN Scanner

plus, sursa are ieşire cu impedanţă mică (1 Ω), deci o capacitate ridicată de eliminare a componentelor tranzitorii, ceea ce e esenţial într-un mediu cu semnale digitale puternice. ■

• Schema dispozitivului de mediere a semnalelor cu convertorul VFC 100 AG şi convertorul digital analogic βDAC 08 este redată în fig. 3.13. Integratul I_1 de la intrare are rolul de amplificator diferenţial la ieşirea sa obţinîndu-se semnalul de eroare $e(t) = U_1(t) - U_{2(t)}$. Distingem acum două cazuri, după cum $e(t)$ este pozitiv sau negativ. Dacă $e(t) > 0$ la ieşirea invertorului I_2 şi a detectorului de polaritate I_3 semnalul este negativ, comutatorul analogic $AS1$ este închis şi $AS2$ deschis. Cînd $e(t) < 0$ semnalul la ieşirea integratelor $I2$ şi $I3$ devine pozitiv, $AS1$ se deschide şi $AS2$ se închide. Deci, în ambele cazuri la intrarea convertorului VFC 100 AG (pinul 7) semnalul este pozitiv, el putînd varia în domeniul 0 V şi 10 V (capăt de scală). Ca valoare a frecvenţei de tact (sincronizare) s-a ales $f_{CLK} = 100$ kHz, un generator cu această frecvenţă fiind oricum disponibil în sistem, aşa încît frecvenţa la ieşire (pinul 11) conform formulei de mai sus este $f_{out} = 0-50$ kHz. Etajul următor este un divizor cu M, realizat cu integratele CD 4518 (divizoare decadice) şi CD 4040 (divizoare binare), a căror combinaţie



Fig. 3.13. Schema unui dispozitiv de mediere a semnalelor cu convertoarele VFC 100 şi βDAC 08.

Scanned with OKEN Scanner

permite o alegere fină a treptelor, pentru valori ale lui M care nu depăşesc $10^2 \cdot 10^{24}$. Semnalul cu frecvenţa f_{out}/M este apoi aplicat unui numărător înainte/înapoi, de la ieşirile căruia se comandă convertorul D/A de 8 biţi βDAC 08. Sincronizarea numărătorului are loc de la invertor, prin intermediul unui bistabil (nefigurat), în aşa fel încît, chiar la valori foarte mici ale erorii $\epsilon(t)$, stabilitatea dispozitivului de mediere să nu fie afectată. Un adaptor de impedanţă şi un amplificator, ambele realizate cu βA741 (IPRS), constituie etajul de ieşire al dispozitivului care furnizează valoarea medie $U_2(t)$ a semnalului, prezentă şi în bucla de reacţie. Ambele amplificatoare, notate pe figură cu *I4*, *I5*, ca şi amplificatoarele de la intrare (*I1—I3*), influenţează precizia dispozitivului de mediere, motiv pentru care s-a prevăzut o corecţie, efectuată cu potenţiometrul P_e (1 MΩ) din bucla de reacţie. ■

Deoarece perioada de resetare a integratorului este determinată de frecvenţa de tact f_{CLK}, stabilitatea acesteia din urmă are o deosebită importanţă pentru precizia convertorului; ea se face resimţită prin intermediul factorului de transfer k, aşa cum s-a arătat anterior. Impulsurile de la ieşirea convertorului pot apărea numai pe fronturile pozitive ale semnalului de tact, aşa încît valoarea instantanee a frecvenţei f_{out} poate fi privită ca o subarmonică a frecvenţei f_{CLK}. Ca urmare, semnalul de intrare este proporţional cu raportul dintre numărul impulsurilor de ieşire (N) şi numărul impulsurilor de tact (L), adică $U_{in} = 20\ N/L$; deci pentru a converti mărimea analogică U_{in} într-o valoare numerică este suficient să numărăm N, desigur cu condiţia ca L să fie constant. La schema din fig. 3.13, unde se dispune de un generator de tact precis (care are în sistem şi alte atribuţii) problema se rezolvă simplu. Dar tot atît de simplu poate fi ea rezolvată şi în absenţa unui astfel de generator, folosind un oscilator nepretenţios, ieftin, şi aplicînd un anumit artificiu, astfel ca numărul N de impulsuri la ieşirea convertorului VFC 100 să nu depindă de frecvenţa de tact. Elementul cheie este comanda numărătorului din acelaşi generator de tact şi limitarea intervalului de numărare.

• Schema este ilustrată în fig. 3.14. Ea cuprinde, pe lîngă convertor şi generatorul de tact, un divizor de frecvenţă cu raportul M_1, un bistabil cu circuitele logice asociate, şi, la ieşire, un numărător. Să presupunem că valoarea maximă a numărului de impulsuri N a numărătorului nu depăşeşte în aplicaţia respectivă valoarea $N_{max} = 2\,000$. Atunci alegînd $M_1 = 2$, $N_{max} = 4\,000$ este clar că la ieşirea bistabilului dispunem de un interval (fereastră) de măsurare cu durată variabilă, funcţie de frecvenţa de tact f_{CLK}, şi că orice variaţie a frecvenţei atrage după sine o modificare corespunzătoare a perioadei de numărare, astfel ca N să rămînă neschimbat. În cazul concret considerat aici rezoluţia este

Scanned with OKEN Scanner



Fig. 3.14. Cu un circuit suplimentar, ieșirea N_1 a numărătorului devine practic independentă de variațiile frecvenței de tact (f_{CLK}).

de cel puțin 1/2 000, deoarece numere N peste 2 000 sînt excluse. Ca urmare, se poate folosi în calitate de generator de tact un oscilator RC simplu, cum este cel din figură, realizat cu invertoare CMOS. Sensibilitatea redusă în raport cu variațiile frecvenței de tact oferă, în plus, șansa de a înlocui fără probleme un convertor cu altul în caz de avarie.

Totuși, utilizarea în aceleași condiții a unui generator de tact de precizie nu este lipsită de anumite avantaje din punctul de vedere al rejecției perturbațiilor aleatoare. Argumentul principal rezidă în acest caz în posibilitatea de care dispunem de a alege ca perioadă de numărare un multiplu al frecvenței perturbatoare celei mai probabile (de exemplu, frecvența de rețea) contînd pe faptul că etajul de intrare al convertorului este un integrator, iar perioada de integrare coincide cu cea de numărare. Diminuarea efectului perturbațiilor prezente în mediul industrial poate contribui substanțial la precizia sistemului. ■

Deși semnificativ numai în aplicațiile pretențioase, jiterul semnalelor de ieșire ale convertorului tensiune/frecvență constituie de asemenea o sursă de imprecizie capabilă să conducă la micșorarea rezoluției convertorului. Jiterul este provocat de faptul că impulsurile de ieșire se aliniază totdeauna cu cel mai apropiat impuls de tact. Desigur, o creștere a frecvenței impulsurilor de tact diminuează proporțional efectul,

Scanned with OKEN Scanner

dar mărește totodată frecvența maximă la ieșirea convertorului, ceea ce în multe situații nu este de dorit.

• Problema poate fi însă ușor rezolvată cu schema din fig. 3.15, care face uz de un numărător comandat de impulsurile de ieșire ale convertorului, evitînd astfel creșterea frecvenței la ieșire. Frecvența de tact este acum mult mai ridicată, și anume 1,6 MHz (limita superioară admisă de convertor este 4 MHz), suficient oricum pentru o creștere substanțială a rezoluției impulsurilor de ieșire. După cum reiese din diagramele redate pe figură, cînd semnalul de 1,6 MHz este în starea superioară comparatorul comută, iar semnalul la ieșirea convertorului (f_{out}) trece în starea inferioară. Începînd din acest moment logica asociată numărătorului provoacă o întîrziere cu 16 perioade a următorului flanc crescător al semnalului de tact și, cum perioada de resetare a integratorului este determinată numai de flancurile de tact crescătoare, aceasta echivalează cu o frecvență de tact efectivă de 16 ori mai mică. Ca urmare, frecvența de ieșire a convertorului la capăt de scală este $f_s = 50$ kHz (ca și cînd f_{CLK} ar fi fost de 100 kHz) dar rezoluția este net superioară. Natural, orice valori binare de la 2 la 16 pot fi în același el programate la numărătorul 74 LS 191.



Fig. 3.15. O rezoluție foarte bună poate fi obținută cu o frecvență de tact ridicată, așa cum indică diagramele semnalelor (dreapta-jos).

Scanned with OKEN Scanner



Fig. 3.16. Neliniaritatea și eroarea de amplificare a convertorului VFC 100.

La o analiză riguroasă a preciziei trebuie însă să se țină cont și de problema liniarității convertorului. S-a văzut că frecvența la ieșire f_{out} depinde liniar de tensiunea analogică de intrare, astfel încît pentru o valoare maximă $U_{in} = 10$ V valoarea la capăt de scală a ieșirii este egală cu $f_s = 1/2\ f_{CLK}$; totodată caracteristica de transfer, definită prin factorul de transfer k, nu este influențată de valoarea condensatorului de integrare C_{int} și nici de celelalte componente externe. Liniaritatea caracteristicii se determină prin măsurări la cele două capete de scală ($U_{in} = 0-10$ V, $f_{out} = 0-1/2\ f_{CLK}$), considerîndu-se cazul cel mai defavorabil de abatere a caracteristicii de la linia dreaptă. Valoarea obținută se raportează apoi la intrarea de 10 V, exprimîndu-se neliniaritatea în procente din tensiunea de intrare limită. În aceste condiții neliniaritatea convertorului VFC 100 funcție de frecvența f_s la capăt de scală adică $n(f_s)\%$ este redată prin caracteristica rectilinie din fig. 3.16. Pe aceeași figură se observă caracteristica $n(U_{in})$ a neliniarității

Scanned with OKEN Scanner

funcție de semnalul de intrare, la frecvență fixă, $f_s = 100$ kHz. Rezultă că în ambele cazuri eroarea de liniaritate nu depășește $\pm 0{,}03\%$ FSR, ceea ce poate fi considerat satisfăcător pentru aplicații relativ pretențioase. Pentru comparație, pe figură apare și curba erorii de amplificare a convertorului, $G(f_s)$, exprimată tot în % FSR. Se vede că eroarea este sub 2% FSR, chiar la frecvențe f_s de ordinul 1 MHz. Ceea ce este mai interesant, deriva amplificării (care s-a văzut că nu depășește $50 \cdot 10^{-6}$ FSR/°C la $f_s = 100$ kHz, datorită eliminării componentelor pasive externe, sensibile la temperatură) se menține redusă și la frecvențe înalte, pînă la 1 MHz, deși este în general cunoscută sensibilitatea majorității convertoarelor din acest punct de vedere. Probleme poate să pună eventual deriva generatorului de tact, dar și acestea pot fi evitate folosind schema din fig. 3.14.

Convertoarele VFC 100 dispun de puncte de masă separate pentru circuitele analogice și cele digitale. Acest lucru este important de reținut atunci cînd se urmărește o precizie ridicată. Curentul de ieșire al convertorului se închide prin masa digitală (pinul *12*), căci în caz contrar masa analogică ar fi devenit sursa unor erori deloc neglijabile. Tensiunea de referință (pinul *16*) trebuie considerată la un potențial de +5 V față de masa analogică. Tensiunea de alimentare a convertorului este de ± 15 V, dar o funcționare corectă poate fi obținută și cu alte tensiuni, cu condiția ca acestea să nu depășească ± 18 V, respectiv $\pm 7{,}5$ V ca limită inferioară. Utilizarea unei tensiuni atît de reduse impune totuși anumite precauțiuni. Motivul constă în reducerea drastică a mărimii semnalului de la ieșirea integratorului (pinul *4*), și anume cu circa 60% față de cazul alimentării cu ± 15 V. Atunci intrarea comparatorului (pinul *15*) nu mai poate fi conectată la tensiunea de referință de 5 V, cum se procedează în mod normal (vezi fig. 3.12), căci integratorul ar intra într-un regim neliniar, compromițînd precizia convertorului. O tensiune mult mai mică, de circa 2 V, este necesară și, totodată, condensatorul de integrare C_{int} (de regulă egal cu 0,1 μF, pentru o frecvență la ieșire $f_s = 50$ kHz) trebuie ales mai mare. Din fericire, acest lucru este posibil fără a compromite performanțele, deoarece convertoarele VFC 100 sînt foarte puțin sensibile la valoarea condensatorului de integrare. ■

Prin sincronizarea efectuată cu ajutorul unui generator de tact independent convertoarele VFC 100 permit așadar atingerea cîtorva obiective importante în aplicațiile care reclamă precizie, cum este cazul dispozitivului de mediere anterior. Primul obiectiv este obținerea exactă a frecvenței la capăt de scală (deci a mărimii limită a semnalului de ieșire), ceea ce se realizează fără măsuri speciale, prin faptul că această frecvență este egală cu jumătatea frecvenței de tact, presupusă fixă. Un punct al caracteristicii de transfer, corespunzînd valorii maxime a

Scanned with OKEN Scanner

semnalului analogic de intrare, este astfel riguros stabilit. Al doilea obiectiv atins este reducerea erorii de amplificare, care, evident, influenţează factorul de transfer al convertorului. Eroarea de amplificare este mică datorită tot sincronizării, care atrage după sine nu numai reducerea numărului de componente externe, ci şi un efect neglijabil al variaţiilor acestora (de exemplu cu temperatura) asupra funcţionării convertorului. Consecinţa practică imediată este o acurateţe ridicată, obţinută fără ajustarea componentelor externe. În sfîrşit, un obiectiv tot atît de important este liniaritatea caracteristicii de transfer, performanţă care se obţine cu măsuri de precauţie minore. La calitatea dispozitivului de mediere contribuie însă şi convertorul D/A de la ieşirea sistemului, şi anume βDAC 08 (IPRS), deoarece este evident că erorile acestuia influenţează de asemenea — deşi în mai mică măsură — factorul de transfer total al sistemului. Performanţele convertorului βDAC 08 sînt în general cunoscute din cataloage de uz curent, aşa încît nu ne vom opri aici asupra lor, mulţumindu-ne doar să evidenţiem, în corelaţie cu aplicaţia discutată : precizia de 0,19%, timpul de stabilire redus (circa 100 ns), posibilitatea de interfaţare cu diverse tipuri de logică (între care TTL şi CMOS), relativa insensibilitate în raport cu valoarea tensiunii de alimentare (±4,5 V... ±18 V) şi consumul de putere mic.

3.5. Concluzii

Exemplele din primele subcapitole arată clar cît de mult se simplifică procedura de sinteză a filtrelor prin utilizarea unor integrate speciale ca, de exemplu, UAF21 şi UAF41 ; practic, procedura se reduce la calculul cîtorva rezistenţe pe baza unor formule elementare. Se obţin în acest fel filtre cu un număr oricît de mare de poli de tip Butterworth, Bessel sau Cebîşev, cu orice funcţie de transfer dorită, de la trece-jos la opreşte-bandă, deci, filtre care acoperă majoritatea aplicaţiilor practice ; desigur, cu excepţia aplicaţiilor care reclamă filtrarea sincronă, discutate în penultimul subcapitol, unde s-a văzut cum o schemă simplă, cu integratele ROB 025 (ICCE), poate răspunde unor exigenţe extrem de înalte ca precizie şi eficienţă. În ceea ce priveşte medierea semnalelor analogice aceasta se realizează convenabil, chiar în condiţii de temperatură severe, făcîndu-se uz de integratele VFC 100 şi βDAC 08 (IPRS) pentru conversia tensiune-/frecvenţă, respectiv conversia D/A. Performanţele bune ale dispozitivului de mediere se datoresc în mare măsură calităţilor acestor integrate, capabile să asigure un factor de transfer stabil chiar în condiţiile unor timpi de mediere foarte lungi.

Scanned with OKEN Scanner

4. Automatizarea operaţiilor de măsurare

4.1. Introducere

Elaborarea unor *sisteme de măsurare automate*, conducerea acestora de către calculator cu viteze mari şi performanţe sporite, ridică cel puţin două probleme de principiu, care ar putea fi exprimate simplu prin întrebările : în ce măsură o anumită magistrală este proprie pentru automatizarea măsurărilor ? Cît de apte sînt instrumentele însăşi de a comunica între ele şi cu calculatorul, prin magistrala respectivă ? Eforturile specialiştilor de a da un răspuns pertinent la prima întrebare s-au concretizat prin elaborarea unor magistrale speciale pentru sistemele de măsurare automate, cum ar fi magistrala IEC (International Electrotechnical Commission), care se bucură în prezent de adeziunea fără rezerve a majorităţii constructorilor de aparate de măsurat. La a doua întrebare răspunsul este ceva mai controversat. De fapt, el impune pe de o parte dotarea instrumentelor noi cu interfeţe speciale de comunicaţie prin intermediul magistralei şi, pe de altă parte, presupune elaborarea unor adaptoare speciale pentru instrumentele deja existente, în cazul cînd înlocuirea cu instrumente noi ar reprezenta o soluţie prea scumpă. Amîndouă aceste căi au condus la rezultate notabile. Oricum, în prezent există destule elemente pentru o examinare critică a acestor rezultate, a drumului parcurs şi, în general, a ideii de a cupla între ele instrumente de măsură foarte diferite, prin unul şi acelaşi cablu, standardizat, şi dotarea fiecărui instrument cu o interfaţă proprie, astfel încît instrumentele să formeze împreună un sistem de măsurare. Capitolul de faţă este consacrat acestei analize şi perspectivelor tehnice şi economice previzibile ale sistemelor de măsurare automate.

4.2. Magistrala IEC şi sistemele de măsurare automate

Să observăm de la început că există o deosebire esenţială între magistralele intrare/ieşire ale calculatoarelor obişnuite şi acest tip de magistrală de măsurare standard : în cazul calculatorului perifericele

Scanned with OKEN Scanner

sînt conectate la magistrală prin interfeţe specifice, a căror structură depinde atît de calculator cît şi de perifericul respectiv, pe cînd la magistrala standard aparatele — care includ şi interfeţele — se conectează direct, aşa că magistrala are simplul rol de a conduce semnalele. În decursul transferului mesajelor pe magistrală aparatele pot fi active sau pasive, funcţie de structura lor şi de modul de adresare. Astfel, un aparat conectat la magistrală poate fi sursă de date (talker) sau acceptor (listener) dacă primeşte datele de la talker, sau poate fi controler, cu rol de coordonare a transferului de date pe magistrală (adresarea sursei şi acceptorului, înaintea începerii transferului de date face parte, între altele, din sarcinile controlerului). Bineînţeles, acelaşi aparat poate fi la un moment dat acceptor şi apoi sursă, deci poate cumula două roluri, aşa cum se vede la sistemul din fig. 4.1 (sus). Se observă că controlerul — de regulă un calculator — cumulează de asemenea mai multe funcţii active. Pe de altă parte este clar că un aparat neadresat, deşi conectat fizic la magistrală, are numai un rol pasiv. În cazul particular al magistralei IEC viteza de transmitere a datelor pe magistrală atinge 1 Moctet/s; există şi o valoare minimă a vitezei care ţine cont de faptul că la un moment dat un talker se poate adresa mai multor listeneri simultan şi atunci viteza minimă este impusă de cel mai lent dintre listeneri. Lungimea magistralei IEC nu poate să depăşească 20 m, decît în cazul cînd se iau măsuri speciale [4.1].

Pentru a asigura comunicarea între aparate magistrala IEC (mai exact IEC-625, care coincide practic cu standardul IEEE 488) dispune de 16 conductori împărţiţi în trei grupe. Aceste grupe conţin: 5 conductori pentru comanda transferului datelor între aparate, 8 conductori pentru date intrare/ieşire şi mesaje de control ale interfeţelor şi 3 conductori pentru protocol (handshake). Semnificaţia fiecărui conductor din prima grupă (IFC, ATN, SRQ, REN, EOI) şi a conductorilor din ultima grupă (DAV, NRFD, NDAC) rezultă din figură. Semnalele sînt compatibile TTL, cu nivelul inferior activ. Pentru ca o dată oarecare să joace rol de comandă trebuie ca în prealabil controlerul să transmită mesajul ATN (Attention). Programarea de la distanţă a aparatelor are loc prin mesajul REN (Remote Enable), cu condiţia ca controlerul să fi cerut eliberarea interfeţelor respective, ceea ce se face cu ajutorul mesajului IFC (Interface Clear) transmis pe magistrală. Tot prin intermediul magistralei transmit aparatele şi cererea de servire RSQ (Service Request), ca şi mesajul EOI (End or Identify), indicînd sfîrşitul operaţiei. Orice aparat scos de sub tensiune eliberează automat liniile de handshake — un avantaj notabil, dacă ţinem cont de faptul că la sistemele de măsurare mari există numeroase instrumente care, într-o anumită situaţie, devin superflue pentru testul respectiv.

Scanned with OKEN Scanner

Funcțiile de interfață implementate la un moment dat la aparatele conectate la magistrală sînt submulțimi ale următoarelor funcții de bază : SR (Service Request), SH (Source Handshake), AH (Acceptor Handshake), T sau TE (Talker, Extended Talker), L sau LE (Listener, Extended Listener), RL (Remote Local), PP (Parallel Poll), DC (Device Clear) DT (Device Trigger) și C (Controller). Astfel, un milivoltmetru digital, care este listener atît timp cît primește programul și talker cînd comunică celorlalte aparate rezultatele măsurărilor, va face uz de submulțimi ale funcțiilor SH, AH, T și L (o submulțime din T, de exemplu T5, include „basic talker", „serial poll", „talk only mode" și „unaddress if addressed to listen").

• Un exemplu tipic de sistem automat de măsurare cu magistrală IEC este redat în partea inferioară a fig. 4.1. Sistemul este destinat



Fig. 4.1. Structura magistralei standard IEC (sus) și un sistem automat de măsurare în serie a cristalelor de cuarț (jos).

Scanned with OKEN Scanner

măsurării în serie a cristalelor de cuarţ pentru frecvenţe înalte [4.2]. El face uz de aparate Rhode & Schwarz, în speţă de regulatorul de temperatură PTC şi de controlerul de proces PPC, ambele prevăzute cu interfeţe IEC. Neconectat la magistrală, aparatul PTC funcţionează ca un regulator bipoziţional, cu un histerezis de 0,1°C. Atunci cînd primeşte mesaje de la controler — lampa de semnalizare pentru comandă la distanţă REM (Remote) aprinsă — regulatorul PTC funcţionează ca listener sau/ şi talker, aşa cum s-a văzut mai înainte, menţinînd în incinta termostatată temperatura, conform programului. La magistrala sistemului mai sînt conectate analizorul vectorial cu tuner ZPV/ZPV-E2 şi un generator de înaltă frecvenţă cu sintetizor, capabil să realizeze o rezoluţie ridicată (1 Hz). Cuarţul este plasat în incinta termostatată şi alimentat prin intermediul unui filtru π. Se măsoară astfel dependenţa de temperatură a frecvenţei de rezonanţă, după trecerea timpului necesar atingerii regimului staţionar, timp care nu este deloc neglijabil şi diferă de la cuarţ la cuarţ, aşa încît operaţia efectuată în serie devine eficientă numai dacă este automatizată. Controlerul PPC, dotat cu disc floppy propriu, joacă rolul de calculator, transmiţînd prin magistrala IEC toate comenzile necesare funcţionării aparatelor care intră în componenţa sistemului de măsurare automată.

Unele particularităţi ale modului în care se face schimbul de date, de exemplu între o sursă şi un acceptor, sînt caracteristice pentru magistrala IEC şi, ca atare, demne de reţinut. Schemele logice din fig. 4.2 redau succesiunea evenimentelor, cu menţiunea că toate semnalele sînt active la nivelul inferior, aşa cum s-a mai precizat. Astfel, în cazul sursei, imediat după start, DAV (Data Valid) se aduce la nivelul superior, iar NDAC (Not Data Accepted) şi NRFD (Not Ready For Data) trebuie să fie la nivelul inferior, deoarece, în caz contrar aceasta ar indica existenţa unor erori şi secvenţa ar trebui să fie oprită. Din acest moment se pot transmite date pe linii şi, în continuare, dacă NRFD este la nivelul superior (toţi acceptorii sînt gata de a primi date) DAV se aduce la nivelul inferior. Dacă acum NDAC este sesizat la nivelul superior, DAV se pune pe nivelul superior şi, dacă nu se mai cer date în plus, secvenţa se încheie. Similar decurg evenimentele la acceptor, corelaţia dintre acesta şi sursă fiind redată explicit pe figură, în momentele cele mai semnificative ale secvenţei. ■

Principalul avantaj al magistralei standard IEC este faptul că utilizatorul are certitudinea că, achiziţionînd un aparat, dotat cu interfaţa corespunzătoare, nu va avea niciodată probleme cu extinderea sistemului său de măsurare — şi aceasta indiferent care este furnizorul pentru care optează. La rîndul său, constructorul care a aderat la standardul IEC are posibilităţi de desfacere mai largi, produsele sale putînd să intre

Scanned with OKEN Scanner



Fig. 4.2. Secvență de transfer a mesajelor pe magistrala IEC (semnificația simbolurilor în figura precedentă).

în orice sistem IEC, fără probleme de compatibilitate. Întrebarea care se pune este însă : ce se întîmplă cu aparatele de măsurt de care utilizatorul dispune deja, și care nu sînt dotate cu interfețe IEC ? Pot fi ele integrate în mod eficient într-un astfel de sistem de măsurare automat ?

Scanned with OKEN Scanner

4.3. Compatibilitatea instrumentelor. Adaptorul de magistrală

O posibilitate simplă de a rezolva problema este utilizarea unui adaptor. Există mai multe proprietăţi de care trebuie să se bucure un astfel de adaptor de magistrală pentru a da satisfacţie în aplicaţii — şi cea mai importantă dintre ele este universalitatea. Să considerăm de exemplu un adaptor care la ieşire livrează semnale de curent continuu, în speţă tensiuni şi curenţi. El va fi desigur util pentru a cupla la magistrală diferite aparate de măsurat analogice, dar va fi cu totul impropriu pentru a comanda un proces de reglare, deoarece pentru acesta ar fi fost necesară şi o ieşire de releu ; de asemenea, adaptorul nu permite cuplarea aparaturii digitale, pe scurt, este departe de a fi universal.

• Un adaptor de magistrală superior din acest punct de vedere este de exemplu 6 140 (Marconi Instruments) a cărui schemă de principiu se vede în fig. 4.3. El reprezintă o soluţie eficientă pentru numeroase probleme de măsurare care implică adaptabilitate la magistrala IEC [4.3]. Adaptorul 6 140 este un listener capabil să furnizeze la ieşire, pe lîngă două tensiuni de alimentare ($\pm$15 V, + 5V), următoarele mărimi de comandă :

— tensiuni analogice la ieşirile $\pm F$ (0, $\pm$10 V sau 20 V în 10 000 paşi) şi curenţi la ieşirea LI (50 mA în 1 000 paşi) ; pentru rezoluţii mai ridicate, pînă la 10 mil. paşi, ieşirile $+F$ şi $\pm LA$;

— semnale digitale TTL la ieşirile C ;

— semnale de comandă BCD la ieşirile LD (3 decade) ;

— ieşiri releu (fără potenţial), notate pe figură cu JR.

Comanda ieşirilor se face, independent unele de altele, de către magistrala IEC. Adaptorul dispune deci de suficiente posibilităţi pentru a comanda orice aparat care posedă mijloace de programare minime, de exemplu un generator de semnal controlabil prin tensiuni continue pînă la 20 V. După cum reiese din schemă, aceasta se realizează în esenţă cu ajutorul unor convertoare D/A şi a memoriilor. Adaptorul, conectat la magistrală, primeşte la intrare instrucţiuni în codul ASC II şi furnizează la ieşire semnalele analogice, respectiv digitale, amintite. Modul în care este comandat la ieşire un ploter XY se vede pe figură : comanda se efectuează de la ieşirile F, LA şi JR, corespunzînd coordonatelor X, Y, respectiv semnalului de ridicare a peniţei, dat de releu. Semnalele de ieşire din această ultimă categorie sînt utile în numeroase aplicaţii de comandă a proceselor industriale, cum este cazul sistemului de reglare

Scanned with OKEN Scanner



Fig. 4.3. Adaptorul de magistrală 6140 comandînd un ploter XY ; dreapta-sus : reglarea *p*H-ului într-un recipient industrial.

a *p*H-ului într-un recipient, ilustrat în partea dreaptă (sus) a fig. 4.3. Dacă valoarea prescrisă a *p*H-ului este depășită în sens negativ sau pozitiv, adaptorul comandă acțiunile corectoare : adaus de SO_4H_2 sau NAOH, după cum soluția are caracter bazic, respectiv acid, în exces.

În standardul IEEE 488 care reglementează condițiile pentru implementarea magistralei IEC se precizează că lungimea totală a cablului de legătură nu trebuie să depășească 20 m, respectiv 2 m între aparate. Aceasta este de regulă suficient în condițiile sistemelor de măsurare realizate în laborator, dar poate constitui un impediment serios la sistemele de reglare industriale, cum este cel menționat anterior, sau la sistemele de achiziție a datelor de măsurare. Pe de altă parte, în mediul industrial lungimi mai mari ale calblului ar fi prohibitive din punctul de vedere al perturbațiilor. ■

Scanned with OKEN Scanner

• Problema se poate însă rezolva elegant dacă se utilizează o magistrală IEC cu fibre optice [4.4], cum este cea din fig. 4.4, introdusă de GTE-ATEA. Distanţa între staţii poate atinge în acest caz 1 km. Magistrala are structura în inel, cu o singură fibră optică, fiecare staţie conectată dispunînd de un bypass, care asigură continuitatea transferului de date chiar în condiţiile defectării staţiei. Informaţiile se transmit unidirecţional, cu un debit de 140 Kocteţi/s. Fiecare staţie dispune de o magistrală IEC locală, aşa cum se vede în colţul din dreapta-jos al figurii ; la aceasta se pot conecta pînă la 15 instrumente de măsurat. Magistrala locală are 16 conductori, a căror semnificaţie a reieşit din fig. 4.1. S-a arătat însă că fibra optică este unică. Apare deci necesitatea unei interfeţe capabilă să facă transformarea mesajelor cu format paralel, într-o secvenţă serie, care să poată fi transmisă pe fibra optică. În acest scop interfaţa paralel/serie, primul bloc al staţiei, eşantionează semnalele, iar cele 16 eşantioane (plus 4 biţi de sincronizare) sînt transmise emiţătorului, apoi, prin cuplorul optic, fibrei optice. Mesajele circulă similar şi în sens invers, adică cuplor-receptor-interfaţă-magistrală IEC locală. Una dintre staţii preia desigur rolul de master, impunînd celorlalte tactul de sincronizare. Operaţia are loc prin intermediul unui circuit PPL, prezent în blocul emiţător-receptor optic al fiecărei staţii. Interfaţa trebuie să recunoască cuvîntul de sincronizare, cu poziţia corectă în mesaj, înainte de a avea permisiunea să comunice mesajul mai departe. Dacă apare o eroare procedura este reluată, timp în care magistrala IEC rămîne blocată cu ajutorul semnalului NRFD (Not Ready For Data).



Fig. 4.4. Magistrală IEC cu fibre optice şi structura unei staţii.

Scanned with OKEN Scanner

O problematică aparte reprezintă instrumentele portabile, alimentate din baterii, cînd se cere ca ele să funcţioneze în cadrul unui sistem de măsurare, deci ca aparate programabile. Compatibilitatea cu magistrala este în acest caz asigurată de o interfaţă, inclusă de regulă în fiecare aparat, aşa încît comunicarea între aparate şi cu calculatorul are loc printr-un simplu conductor bifilar.

• O magistrală care satisface aceste condiţii, purtînd indicativul HP-IL, a fost elaborată de Hewlwtt-Packard [4.5] pentru calculatorul de buzunar HP-41C, cu rol de controler de magistrală (fig. 4.5). Se observă că la magistrală, pe lîngă o imprimantă termică şi un înregistrator cu bandă magnetică, mai este conectat instrumentul HP 3468A : un multimetru numeric cu rezoluţia de 3 1/2—5 1/2 digiţi, funcţie de cadenţa măsurărilor, programată prin microprocesor. Multimetrul HP 3468A este un instrument tipic cu compatibilitate HP-IL ; el e dotat cu calibrare electronică, local sau de la distanţă şi cu posibilităţi de a creşte rezoluţia, scăzînd proporţional cadenţa (40 măsurări/s la 3 1/2 digiţi, în cazul măsurării tensiunilor continue). Calibrarea se face cu ajutorul unor surse de tensiune (curent) de referinţă, sau a unor re-



Fig. 4.5. Magistrala serie HP—IL pentru instrumente portabile ; dreapta-jos : mesaj cu codificare bipolară.

Scanned with OKEN Scanner

zistori cu valoare cunoscută ; instrumentul efectuează 10 măsurări, calculează media, apoi eroarea de amplificare și introduce rezultatele într-o memorie RAM. Toate măsurările ulterioare sînt apoi corectate funcție de aceste valori memorate. Rezultă că multimetrul este totodată talker și listener.

HP-IL este o magistrală serie, cu circuit închis, la care ieșirea fiecărui instrument este conectată cu intrarea celui următor. Sînt admise pînă la 31 instrumente, inclusiv controlerul (calculatorul) cu rol în coordonarea transferului de date. Comenzile transmise de controler sînt astfel încît nu admit decît un talker activ la un moment dat și, bineînțeles, mai mulți listeneri. Pe magistrală se transmite un singur mesaj, iar acesta trebuie să revină la talkerul care l-a emis, înainte ca un alt mesaj să fie transmis. Rezultă că viteza de transmitere corespunde celei pe care o are listenerul cel mai lent conectat la magistrală. Acest fapt garantează desigur că nici un instrument nu este exclus din schimbul de date, dar, pe de altă parte, atrage după sine o viteză de trafic relativ scăzută. Efectul este însă compensat în bună măsură de timpul t_m foarte scurt, în care instrumentele transmit mai departe mesajele ce nu le sînt adresate ($t_m \leqslant 20$ μs). În plus, comenzile date de controler și destinate tuturor instrumentelor sînt introduse de fiecare instrument într-o memorie tampon și transmise mai departe instrumentului următor, înainte de a fi executate, ceea ce revine la a spune că execuțarea comenzilor are loc practic simultan la toate aparatele.

Mesajele transmise pe magistrala HP-IL (fig. 4.5, dreapta-jos) sînt codificate pe 3 nivele, și anume : +1,5 V, 0, −1,5 V, lățimea impulsurilor fiind de 1 μs. O secvență completă, corespunzînd de exemplu comenzii „transmitere date" are 11 biți, ceea ce înseamnă în total 46 μs. Transmiterea secvențelor are loc asincron, cu o viteză care, teoretic, poate ajunge la 20 kocteți/s, practic circa 1/4 din această valoare. Primul bit din fiecare secvență are rol de sincronizare, al doilea indică tipul de mesaj și ceilalți 8 biți constituie mesajul propriu-zis. Instrumentele conectate la magistrală (de exemplu, multimetrul HP 3468A) efectuează un control al erorilor la fiecare secvență transmisă și, dacă apare o eroare, ea este comunicată calculatorului, care întrerupe programul. Se vede clar de aici cît de mult înseamnă „inteligența" instrumentelor pentru performanțele funcționale ale unui astfel de sistem, ca și pentru ușurința deservirii lui, ceea ce explică interesul tot mai pronunțat al specialiștilor în dezvoltarea acestei clase de aparate. ■

Scanned with OKEN Scanner

4.4. Măsurarea automată cu instrumente inteligente

Să precizăm mai întîi ce se înțelege prin „inteligență" instrumentelor în contextul analizat aici. Dotarea unui multimetru digital cu funcțiile matematice necesare, să zicem, deplasării valorilor afișate pe display (scăderea unei anumite constante din fiecare valoare măsurată, înainte de afișarea acesteia), constituie desigur un plus de inteligență a aparatului. Cu atît mai mult merită acest calificativ un instrument dotat cu funcții soft, adică cu posibilitatea ca operatorul să programeze formulele necesare într-o aplicație dată. O astfel de facilitate este esențială, de pildă, atunci cînd instrumentul este conectat la ieșirea unui accelerometru, dar mărimea care interesează de fapt și trebuie afișată este forța ; sau, atunci cînd specialistul dorește ca rezultatul măsurărilor să fie obținut direct în anumite unități de măsură, mai comode pentru aplicația respectivă. Aceasta înseamnă în realitate adăugarea prin software a anumitor funcțiuni dorite de utilizator, altele decît cele pentru care a fost construit instrumentul.

• Un exemplu simplu îl constituie determinarea puterii de ieșire a unui amplificator audio cu multimetrul 8860A (Fluke) : operația se face măsurînd tensiunea U pe o rezistență de sarcină R fixată programînd instrumentul să calculeze puterea cu formula U^2/R [4.6]. Conectarea unui astfel de instrument inteligent la magistrala IEC conduce fără îndoială la posibilități de automatizare foarte largi.

Fig. 4.6 redă schema de principiu. Elementul distinctiv îl constituie prezența a două microcalculatoare : 8039 (Intel) și 3870 (Mostek) cuplate între ele optic și funcționînd în tandem. Partea analogică a instrumentului este configurată de 3870, în sensul că acesta controlează divizorul de tensiune și buferul de la intrare, pentru toate măsurările efectuate (rezoluție 5 1/2 digiți), îndeplinind totodată funcțiile de numărător programabil și numărător pentru convertorul A/D. Pe de altă parte el prelucrează informațiile venite de la celălalt microcalculator, 8039, și transmite rezultatele măsurărilor la aceste din urmă, care efectuează asupra lor operațiile matematice necesare și afișează rezultatele pe display. În plus, 8039 primește comenzi de la interfața I/O, dotată cu memorie ROM pentru programe, interfața fiind aceea prin care se face legătura cu magistrala IEC ; în alternativă, locul interfeței poate să fie luat de un controler.

În afară de deplasarea cu o constantă a valorilor afișate, operațiile efectuate de un astfel de multimetru inteligent includ și alte facilități, de pildă, stabilirea limitelor de toleranță în testele trece-nu trece. În acest caz odată cu valoarea măsurată instrumentul afișează și apropierea de limitele admisibile : superioară (H), inferioară (L) sau condiția de

Scanned with OKEN Scanner



Fig. 4.6. Multimetrul digital 8860A realizat cu microcalculatoarele 8039 și 3870 este conectat printr-o interfață la magistrala IEC.

trecere (*P*). Alte facilități sînt oferite de instrument în testele de lungă durată, cînd se urmărește mai degrabă tendința măsurărilor spre anumite valori extreme (peak-peak mode), decît valorile măsurate însăși : instrumentul compară atunci fiecare valoare cu valoarea maximă sau minimă măsurată și introduce în memorie, de exemplu, numai valori curente care le depășesc pe cele precedente. Este desigur de așteptat ca această varietate de posibilități oferite specialistului să se traducă printr-o complexitate mai mare a panoului instrumentului, de natură să descurajeze pe începător. O soluție există însă și pentru această problemă, pentru că la unele instrumente — în speță 8860A — comenzile de la panou nu sînt transmise direct, ci prin intermediul microcalculatorului ; ca urmare, un număr relativ mic de butoane este suficient pentru ca, prin combinațiile acestora, să se prescrie condițiile impuse de procesul de măsurare. ■

Scanned with OKEN Scanner

• În cazul măsurărilor automate care depășesc aria laboratorului este instructivă utilizarea instrumentelor compatibile cu magistrala HP-IL. Scanerul 3421A (Hewlett-Packard), al cărui calculator se vede în fig. 4.7, prezintă un exemplu tipic în acest sens [4.7]. Scanerul face achiziția și digitalizarea datelor de măsurare cerute în diverse automatizări industriale. El dispune pentru aceasta — în afară de calculatorul din figură — de trei tipuri de plăci cu circuite integrate, opționale, permițînd adaptarea aparatului la diverse funcțiuni de reglare sau măsurare date: o placă multiplexoare pentru semnale analogice (10 canale), o placă intrare-ieșire pe 8 biți și o placă cu circuite dedicate. Elementele centrale ale calculatorului sînt microprocesorul National 839 și convertorul A/D, același cu cel folosit la multimetrul HP 3468A din fig. 4.5. Se adaugă la acestea blocurile logice pentru condiționarea semnalelor și controlul surselor, numărătorul și unitatea de afișare. Deoarece scanerul este alimentat din baterii, este importantă reducerea pe cît posibil a consumului. Drept urmare, aparatul este astfel conceput ca, la o comandă din partea controlerului de magistrală, să fie scos de sub tensiune pe întreaga perioadă de timp cît nu participă direct la măsurări. Totuși, o parte a memoriei sale RAM rămîne în funcțiune. Datele respective sînt astfel permanent disponibile, deși consumul aparatului în această stare „hibernală" este neglijabil (bateria se descarcă în 60 de zile, pe cînd în regim de lucru, în 12 ore).



Fig. 4.7. Calculatorul scanerului 3421A comunică cu celelalte aparate prin magistrala HP—IL. ■

Scanned with OKEN Scanner

În concluzie, conectarea instrumentelor inteligente la magistrale orientate spre măsurări, în speță IEC și HP-IL, este cu atît mai profitabilă cu cît instrumentul respectiv este mai inteligent. Însă magistralele IEC, respectiv HP-IL, au aici rol de rețele locale și este clar că de avantajele în cauză s-ar putea beneficia mult mai mult dacă magistrala ar face parte dintr-un sistem mai mare, adică ar fi interconectată cu alte rețele locale. Să analizăm cîteva din cele mai eficiente mijloace care stau la dispoziție pentru atingerea acestui scop.

4.5. Comunicarea cu alte sisteme

Datele care circulă pe magistrala unui sistem de măsurare automat pot fi necesare — și sînt ca atare solicitate — în locuri foarte diferite: birouri de proiectare, stații pilot, secții de producție automată, birouri cu calculatoare personale, etc. Unele din aceste unități pot fi situate la distanțe mari între ele, așa încît utilizarea unor rețele locale (pentru un grup de unități) apare, în multe cazuri, ca o soluție pe deplin justificată; mai exact, a acelor rețele locale a căror proprietăți corespund cel mai bine aplicației respective. Din acest punct de vedere diferite opțiuni sînt posibile, funcție de viteza de transmitere a datelor, de distanțele acoperite de rețea și de prețul conductorilor. Astfel, o rețea Ethernet cu 10 M bit/s este de preferat atunci cînd se cere un transfer de informații performant, desigur, cu condiția ca lungimea totală a liniei să nu depășească 2,5 km. La lungimi mai mari, pînă la 80 km, dau satisfacție mai degrabă alte tipuri de rețele locale, care însă sînt mai lente, adică nu pot depăși 5 Mbit/s. Toate acestea sînt rețele cu cabluri coaxiale, deci relativ scumpe. Nu are rost ca ele să fie folosite în aplicații nepretențioase, cum ar fi interconectarea calculatoarelor personale. Aici se recomandă folosirea unui simplu cablu bifilar, deși acesta nu depășește 1 Mbit/s și nici nu este propriu pentru transmiterea datelor la distanțe peste 1 km.

• Un mod de cuplare posibil între rețelele locale de acest fel și o magistrală IEC este ilustrat în fig. 4.8. Rețelele locale sînt de tipul Omninet și Ethernet: prima conectează calculatoarele personale, a doua servește pentru sistemul de procesare a datelor și pentru automatizările de birou. Se observă că conexiunea între rețele are loc cu ajutorul unor cuploare [4.8], de tipul gateway și bridge (punte). Acestea din urmă sînt de fapt *procesoare de cuplare a rețelelor* (internet-working systems), cu funcții relativ complexe. O punte este un procesor care

Scanned with OKEN Scanner



Fig. 4.8. Cuplarea magistralei IEC cu rețelele locale Omninet și Ethernet ; stînga-jos : un cuplor de tip gateway.

cuplează două rețele identice, situate în același loc sau la distanță mare una de alta. Rețelele fiind identice se utilizează același protocol, deci translatarea nu e necesară. Cînd însă protocolul este diferit, trebuie să se apeleze la un cuplor de tip „gateway". În forma cea mai simplă un astfel de cuplor (media-translation gateway) este ilustrat în colțul din stînga-jos al fig. 4.8. El corespunde unui sistem structurat pe 3 nivele, protocolul de comunicație între cele două rețele *a* și *b* fiind presupus comun dincolo de nivelul *2*. De aceea nivelul *3* este același pentru ambele rețele, în schimb la nivelele inferioare (*1*, *2*) translatarea este necesară, deoarece fiecare rețea are propriul său mediu de comunicație și propria sa configurație a semnalelor. Dacă și protocolul de comunicații diferă între rețele se impune folosirea unui cuplor gateway cu mai mult de 3 nivele, așa-numitul „media-and-protocol-translation gateway", de exemplu unul cu 6 nivele. Similar se procedează și în cazul altor tipuri de rețele locale (Telenet, Tymnet, etc.).

4.6. Concluzii

Cu ajutorul dispozitivelor de cuplare a reţelelor locale datele disponibile pe magistrala de măsurare IEC capătă o utilizare mult mai largă. Acest fapt constituie un stimulent în plus pentru extinderea şi perfecţionarea acelor mijloace care permit o bună adaptare a instrumentelor de măsurare la magistrală, fie că este vorba de adaptoare, fie de interfeţe incluse în diferite instrumente. Deşi adaptorul constituie o soluţie rezonabilă pentru instrumentele deja existente, este de aşteptat ca tot mai mulţi constructori să-şi doteze aparatele nou construite cu interfeţe, care să permită comunicarea prin intermediul unei magistrale standard, date fiind posibilităţile mult mai mari de care dispun sistemele automate, faţă de măsurările convenţionale, efectuate cu instrumente independente. Evoluţia interfeţelor şi a instrumentelor respective va viza probabil de acum înainte două obiective majore: extinderea facilităţilor oferite de comunicarea între instrumente şi a acestora cu calculatorul, precum şi reducerea costului sistemelor de măsurare automate. Din acest ultim punct de vedere magistrala IEC, în ciuda disponibilităţilor ei multiple şi a eficienţei ei de necontestat, rămîne încă o soluţie scumpă. Necesitatea unor sisteme mai puţin costisitoare este în fond cea care a condus la elaborarea magistralei HP-IL şi este de aşteptat ca pe viitor această tendinţă să se amplifice. În tot cazul, combinaţia între un anumit tip de magistrală specializată şi instrumentele de măsurat poate fi socotită ca într-adevăr viabilă, specialiştii acordîndu-i pe viitor din ce în ce mai multă atenţie.

Scanned with OKEN Scanner

5. Transferul şi prelucrarea datelor în sistemele multiprocesor

5.1. Introducere

Capacitatea sistemelor *multiprocesor* de a răspunde exigenţelor impuse în diverse aplicaţii industriale depinde în mare măsură de proprietăţile căii de comunicaţie care leagă procesoarele, indiferent dacă aceasta este o magistrală, o linie, sau o reţea de comunicaţii. Anumite proprietăţi sînt definitorii pentru o astfel de cale de comunicaţie, de exemplu viteza de transmitere a datelor, gradul de cuplare al procesoarelor, protocolul de comunicaţie, costul conductorilor etc., dar se pare că în ultimul timp două proprietăţi stîrnesc cel mai puternic interes, şi anume, siguranţa în funcţionare a echipamentului electronic care compune sistemul şi probabilitatea ridicată de transmitere corectă a datelor pe linie. Motivul acestui interes derivă în esenţă din observaţia că cheltuielile de întreţinere tind în prezent să devină parte însemnată din costurile totale ale sistemului. Este deci preferabil să se crească fiabilitatea sistemului [5.1] chiar şi prin utilizarea de elemente redundante la nivelul blocurilor electronice sau al liniei de comunicaţie — soluţie cu atît mai avantajoasă cu cît preţul integratelor este în continuă scădere. Pe de altă parte, transmiterea datelor făcîndu-se digital, perturbaţiile care apar în linia de comunicaţie sînt relativ independente de lungimea liniei. În schimb dispozitivele care produc frecvent erori, cum ar fi amplificatoarele de regenerare, trebuie realizate cu grijă şi astfel amplasate pe linie ca eroare totală în transmiterea biţilor să fie minimă. Metodele pentru măsurarea erorilor, analiza acestor erori şi dispozitivele de măsurare specifice joacă în acest context un rol esenţial. Şi mai importantă este însă obţinerea unei mentenabilităţi ridicate a sistemului în ansamblu. Aceasta înseamnă ca sistemul să fie capabil să identifice, să izoleze şi să elimine un defect, în aşa fel ca funcţionarea să se facă în continuare la parametrii nominali, ca şi cînd defectul nu ar fi apărut. Natural, în acest fel este asigurată nu numai continuitatea în funcţionare, ci se obţin totadată şi costuri reduse în

Scanned with OKEN Scanner

perioada de viață utilă a sistemului. De aceea importanța sistemelor *autocorectoare de defecte* (fault tolerant systems) este azi unanim recunoscută. Din punctul de vedere al căilor de comunicație, ele presupun însă o anumită configurație a magistralei sistemului multiprocesor precum și — dacă este cazul — anumite structuri ale căilor de comunicație care leagă mai multe sisteme mono- sau multiprocesor între ele. Aceste structuri vor fi analizate acum mai în profunzime, acordîndu-se atenție mai ales acelor factori care contribuie la realizarea unei bune mentenabilități și totodată satisfac anumite criterii economice.

5.2. Magistralele sistemelor multiprocesor. Extensibilitate

Există cel puțin două argumente puternice care pledează în favoarea sistemelor multiprocesor, primul legat de simplificarea ca hardware, al doilea de flexibilitatea mai mare, în sensul posibilităților mai largi de extindere. Fiecare procesor al unui astfel de sistem posedă o unitate centrală (CPU), memorie și cel puțin o interfață intrare-ieșire (I/O), ceea ce înseamnă că sistemul este compus dintr-un număr mic de plăci, foarte asemănătoare, dacă nu identice, care pot fi legate între ele extrem de simplu, cu numai cîțiva conductori. Extinderea nu mai este atunci un impediment și e clar că ea nu afectează în nici un fel arhitectura sistemului. Situația este cu totul alta de exemplu la microcalculatoarele obișnuite, compuse dintr-un mare număr de plăci cu structuri diferite și nu mai puțin de 2 000 sau 3000 de conexiuni — condiții în care extinderea este într-adevăr o problemă și rare sînt cazurile cînd, după extindere, arhitectura sistemului rămîne neschimbată. Din contra, la un sistem multiprocesor conceput în vederea unei viitoare extinderi — ceea ce înseamnă în primul rînd o magistrală suficient de rapidă — aceasta se realizează prin adăugarea succesivă de microprocesoare mai puternice și memorii mai dense, în cadrul aceleiași arhitecturi.

• Un sistem cu N procesoare conectate la o magistrală comună este redat în partea superioară a fig. 5.1 și se observă că fiecare procesor posedă propria unitate centrală (CPU), memoria locală și interfața intrare-ieșire (I/O). Procesoarele comunică între ele prin magistrală, fiecare avînd acces la memoria comună a sistemului, care poate fi concentrată sau distribuită, așa cum indică figura. Schimbul de date între procesoare poate avea loc de exemplu printr-o magistrală Nanobus, ca în sistemul Multimax [5.2], cu o viteză foarte mare, atingînd

Scanned with OKEN Scanner



Fig. 5.1. Sistem multiprocesor cu magistrală comună conectată la o rețea locală ; în medalion : accesul la procesorul k printr-o memorie dublu port (mailbox) locală.

100 Mbit/s, ceea ce constituie o rezervă de trafic suficientă pentru procesoare mult mai performante decît cele fabricate în prezent. În alternativă, sistemul multiprocesor poate fi dotat cu o magistrală paralel cu 800—100 conductori de tipul S-100, Z-bus sau Multibus [5.3]. Cazul magistralei Nanobus este totuși oarecum special, deoarece în sistemul Multimax fiecare procesor posedă un subsistem de tip cache-memory capabil să adapteze performanța procesoarelor la viteza memoriei generale ; în felul acesta traficul pe magistrală este menținut

Scanned with OKEN Scanner

la minim, iar performanţa procesoarelor atinge valoarea maximă. Cum magistrala Nanobus funcţionează pe 32 biţi, sistemul va putea adresa în viitor memorii pînă la gigabiţi.

Printr-o interfaţă adecvată sistemul multiprocesor se poate conecta cu reţelele locale, în speţă cu o reţea Ethernet, aşa cum se vede în fig. 5.1, ceea ce e de natură să faciliteze mult extinderea sistemului. Ethernet este o reţea pasivă, pe care datele sînt transmise serial. Fiecăreia din aceste două caracteristici îi corespunde cîte o proprietate importantă a reţelei Ethernet. Astfel, datorită faptului că foloseşte un mediu de transfer pasiv (cablu coaxial ecranat) defectele care pot apărea într-una din staţiile legate la reţea nu influenţează funcţionarea reţelei în ansamblu ; în plus, noi staţii pot fi conectate sau deconectate fără ca pentru aceasta să fie necesară modificarea structurii reţelei. Pe de altă parte, transmiterea serială face din Ethernet o cale de comunicaţie ieftină, pentru distanţe mergînd de la cîţiva metri la cîţiva kilometri — adică suficient pentru a acoperi necesităţile în materie de comunicaţii ale unei instituţii sau întreprinderi mari, eventual a mai multor instituţii situate în aceeaşi arie geografică. Sistemul de comunicaţie între birourile de proiectare şi diversele secţii de uzinare ale unei întreprinderi industriale este un exemplu tipic în acest sens. Într-un astfel de sistem pot fi incluse calculatoare foarte diverse, de la calculatoarele de birou la calculatoarele mari, natural cu condiţia ca fiecare din acestea să posede interfaţa adecvată, atît ca software cît şi ca hardware. La reţeaua Ethernet din figură se vede că legătura între subsisteme se face în cazurile mai pretenţioase cu ajutorul unui calculator de comunicaţii (de pildă Annex-Encore) şi tot printr-un astfel de calculator se comunică cu alte reţele. Datele se transmit pe reţea în grupe de lungime variabilă, fiecare grup conţinînd şi informaţiile necesare pentru protecţia împotriva erorilor, ceea ce permite în orice moment să se ştie dacă grupul de date a fost transmis corect şi, dacă este cazul, să se facă ajustările necesare [5.4].

În legătură cu sistemul multiprocesor din fig. 5.1 să observăm că acesta operează cu două tipuri de variabile : locale şi globale (comune). Este în genral avantajos ca fiecare unitate centrală de procesare (CPU) să dispună de variabilele locale respective, fără a depinde de magistrală sau de memoria comună a sistemului. Se ating astfel două obiective importante :

(a) mărirea vitezei operaţiilor efectuate de CPU ;

(b) descărcarea magistralei sistemului şi a memoriei comune. Memoria comună devine însă superfluă dacă fiecare CPU este dotat

Scanned with OKEN Scanner

cu o memorie dublu port (mailbox) locală, așa cum reiese din medalionul fig. 5.1, unde s-a reprezentat procesorul k al sistemului cu N procesoare ($k < N$). Fiecare CPU local poate în acest caz scrie în propriul mailbox, și numai în acela, dar poate citi în oricare din celelalte blocuri mailbox. Ca urmare, dacă un mailbox se defectează, consecințele sînt minime: el scoate din funcțiune procesorul respectiv, dar nu poate deteriora datele din celelalte blocuri mailbox. Metoda are totuși un dezavantaj, pentru că în timp ce un CPU scrie într-un mailbox, celelalte nu-l pot citi; dar problema se rezolvă destul de simplu dacă blocul mailbox este prevăzut cu un port RAM dual [5.5], de exemplu MC 68340 (Motorola). Rezultă că memoria fiecărui procesor, conține un segment pentru program și diverse constante (ROM), unul pentru variabilele locale (RAM) și unul pentru variabilele globale (RAM), ultimul conținînd de fapt blocul mailbox local, în care numai unitatea centrală CPU aferentă poate introduce date. Pentru ca o altă unitate centrală să poată citi aceste date, ea va adăuga de exemplu 3 MSB (biții cei mai semnificativi) la adresa locală respectivă.

Ce înseamnă însă în mod concret menenabilitatea unui astfel de sistem? Ea implică de regulă trei faze distincte. În primul rînd sistemul trebuie să fie capabil să identifice eroarea și să o localizaze fără echivoc, apoi să comunice rezultatele unității de comandă. Urmează o fază de restructurare dinamică a sistemului, în care procesorul defect este înlocuit cu procesorul redundant aferent. În sfîrșit, trebuie redistribuite procesele software (tasks) în acord cu modificarea efectuată. ■

• Structura sistemului multiprocesor de mai înainte dotat cu N procesoare care comunică între ele printr-o magistrală comună, deși larg utilizată, nu este desigur unica posibilă. Fig. 5.2 redă alte două structuri în uz, dintre care prima corespunde unui sistem ierarhic cu mai multe nivele. Aici există trei magistrale comune „a", „b" și „c" aparținînd de fapt la tot atîtea sisteme multiprocesor cu N, M respectiv P procesoare. Structura aceasta se dovedește avantajoasă la sistemele mari, între altele, deoarece cum fiecare procesor dispune de propriul său CPU, de memórie și interfață I/O, proprietățile amintite anterior se regăsesc integral, atît la nivele particulare cît și pe ansamblul sistemului. În partea inferioară a figurii se vede o altă structură, și anume cu rețea de comutatoare, unde $K \times L$ comutatoare pun în legătură K memorii cu L unități centrale de procesare. Schema convine mai ales sistemelor cu calculatoare mari. ■

Scanned with OKEN Scanner



Fig. 5.2. Două structuri ale sistemelor multiprocesor pretenţioase : ierarhică cu trei nivele (sus) şi cu reţea de comutatoare (jos).

Probleme mai dificile pune magistrala sistemului de comandă, pentru că ea trebuie să răspundă anumitor cerinţe fundamentale care nu se referă numai la transferul datelor şi comenzilor. Astfel este necesar ca magistrala să permită în primul rînd adresarea fiecărei surse de date a sistemului şi decodificarea priorităţilor pentru fiecare partener. Apoi, aceeaşi magistrală a sistemului de comandă asigură arbitrarea cererilor, supravegherea şi testarea diverselor operaţii efectuate pe magistrală şi, în cazul unui defect, comandă restructurarea dinamică a sistemului, aşa cum s-a văzut mai înainte.

• O magistrală care răspunde la multe din aceste cerinţe, constituindu-se într-o cale de comunicaţii foarte convenabilă pentru sisteme multiprocesor pe 16 şi 32 biţi, este K 896 — implementare a standar-

Scanned with OKEN Scanner



Fig. 5.3. Sistem cu magistrală K 896 pentru 16 și 32 biți.

dului IEEE-P 896. Un sistem dotat cu această magistrală este reprezentat în fig. 5.3, [5.6]. Ușurința cu care realizează comunicarea între diverși parteneri inteligenți constituie o trăsătură definitorie a magistralei K 896. ■

5.3. Magistralele VME și I². Modularitate

În domeniul automatizărilor industriale se pune adeseori problema : trebuie sistemul multiprocesor să fie foarte performant ? Sau este preferabil să se facă din acest punct de vedere unele concesii, în favoarea unei flexibilități și fiabilități mai mari ? Răspunsul la ultima întrebare este în cele mai multe cazuri afirmativ și de aceea în ultimul timp tind să se impună magistrale specifice pentru astfel de aplicații, cea mai importantă dintre ele fiind magistrala paralelă VME [5.7]. Avansată de Motorola, inițial într-o versiune mai sofisticată denumită Versabus, magistrala VME, ca și predecesoarea ei, este adaptată structurii micro-

Scanned with OKEN Scanner

procesorului de 16 biţi MC 68000, dar poate fi folosită cu succes şi pentru alte tipuri de microprocesoare cu aceeaşi lungime a cuvintelor. Magistrala VME este aplicabilă tot atît de bine şi la sistemele de 8 biţi, ca şi la cele de 32 biţi. În plus, ea se distinge printr-o structură modulară, foarte avantajoasă în aplicaţiile industriale; de asemenea, magistrala se dovedeşte proprie pentru sistemele multiprocesor, mici sau mari, face uz de un protocol fără multiplexare care asigură o viteză de transfer a datelor ridicată şi este dotată cu o magistrală serie adiţională, capabilă să mărească siguranţa în funcţionare a sistemului. De aceste proprietăţi se bucură atît Versabus, cît şi VME. Diferenţa între ele constă în esenţă în faptul că pentru 8 şi 16 biţi magistrala VME foloseşte plăci cu format european 100 mm×160 mm, cu 96 conductori de legătură (în loc de 140 cît are Versabus), ceea ce conduce la sisteme mai compacte, convenabile în aplicaţiile industriale. Sistemele de 32 biţi beneficiază în acelaşi sens de plăcile cu dublu format european (233,4 mm × 160 mm). Toate aceste calităţi — ca şi faptul că formatul european se răspîndeşte în prezent şi în SUA — au asigurat succesul magistralei VME, făcînd ca mai multe firme importante în afară de Motorola (de exemplu Mostek, Volvo, Philips-Signetics etc.) să adere prin produsele lor la acest tip de magistrală. Rezultatul poate cel mai notabil al acestui efort comun este crearea unei maigstrale flexibile, în largă măsură independentă de tipul de microprocesor utilizat, de lungimea cuvintelor şi de numărul de procesoare utilizat.

• Cele 4 subsisteme care asigură funcţionarea magistralei VME pot fi văzute în fig. 5.4 : ele corespund transferului de date, întreru-



Fig. 5.4. Magistralele VME şi I^2 (Inter-Intelligence-Bus) ; dreapta-jos : structura unui mesaj pe magistrala I^2.

Scanned with OKEN Scanner

perilor, arbitrării și așa-numitului „utility bus"; la acestea se adaugă magistrala serie I^2 (Inter-Intelligence Bus), fizic independentă, dar funcțional legată de magistrala paralelă. Să examinăm pe scurt subsistemele magistralei VME. Subsistemul transferului de date (DTB) conține conductorii pentru date și adrese, precum și cei pentru comanda transmiterii datelor. Transmisia se face asincron, fără multiplexare, cu o viteză maximă de 20 Mbit/s. Subsistemul întreruperilor asigură prin intermediul a 7 conductori (IRQ 1—IRQ 7) cererea de întrerupere, efectuează identificarea solicitatorului întreruperii cu ajutorul subsistemului DTB și găsește adresa rutinei de întrerupere. Deoarece pe fiecare din conductorii IRQ 1 (prioritate mică) și IRQ 7 (prioritate mare) pot fi conectate mai multe module, în faza cererii de întrerupere se folosește un semnal de recunoaștere care parcurge succesiv, printr-o conexiune în lanț serial („daisy-chain"), toate modulele. Aceasta permite creșterea substanțială a solicitanților de întreruperi pe magistrala VME. Al treilea subsistem servește pentru arbitrare; cu alte cuvinte el livrează toate semnalele necesare pentru comanda unui sistem multi-master. Rolul arbitrului de magistrală este aici esențial, începînd cu compararea priorităților [5.8]. Fiecare master poate solicita magistrala printr-unul din conductorii *bus request* (BRO-BR3), dar ea va fi eliberată numai dacă prioritatea solicitantului depășește prioritatea acelui master care deține pentru moment magistrala; în caz contrar, cererea va fi servită cînd magistrala se eliberează. Eliberarea magistralei este mai departe solicitată de arbitru prin semnalul *bus clear* (BCLR); ca urmare, dacă intervine o întrerupere la master acesta semnalizează (dezactivare bus-busy, BBSY), iar arbitrul eliberează magistrala în favoarea elementului cu prioritate maximă, transmițînd semnalul *bus-grant* (BGO-BG3) și dezactivînd semnalul *bus-clear*. La nivelul imediat superior al subsistemului de arbitrare prioritatea unui master depinde de distanța lui față de arbitru. Deci, dacă cel mai apropiat master nu vrea să obțină magistrala el dă semnalul *bus-grant* (BG) următorului master, acesta următorului etc., în conformitate cu procedeul daisy-chain. Ultimul subsistem al magistralei are rolul de a transmite semnalele auxiliare, inclusiv cele pentru identificarea erorilor.

În privința creșterii siguranței în funcționare a sistemului, aportul cel mai substanțial revine magistralei I^2. Pe aceasta se transmit informații adiționale cu caracter temporar, de exemplu informații despre defectele survenite, starea semafoarelor, proprietăți etc., care nu reclamă o viteză de transfer prea mare, fapt ce justifică pe deplin adoptarea structurii serie. În schimb se utilizează un anumit format al mesajelor, tipic, redat în colțul din dreapta-jos al fig. 5.4. Mesajul cuprinde 38 biți incluzînd bitul de start, biții de prioritate a mesajului,

Scanned with OKEN Scanner

cei care indică adresa sursei mesajelor, adresa obiectivului, tipul de mesaj, parametrii (vectori de întrerupere etc.) și, în sfîrșit, biții de confirmare a primirii mesajului de către obiectiv. În ciuda faptului că e mai lentă ($\leqslant 4$ Mbit/s) magistrala I^2 preia în acest mod sarcini dintre cele mai delicate, de pildă comanda selectivă a întreruperilor, tratarea situațiilor (stărilor) anormale ale magistralei, clasificarea ansamblelor de date, stabilirea priorității acestora etc. Un rol important revine magistralei I^2 în cazul blocării neintenționate a sistemului (bus dead locks), cu atît mai posibilă cu cît sistemul multiprocesor este mai complex [5.9]. ■

• Figura 5.5 redă cîteva blocuri funcționale conectate la magistrala paralelă VME, astfel încît să reiasă mai exact rolul jucat de subsistemul transferului de date DTB, în particular în cazul operației de scriere a datelor. Transferul se face între un master (emițător) și



Fig. 5.5. Blocuri funcționale conectate la magistrala VME și diagramele de scriere a datelor (DTB = Data Transfer Bus).

Scanned with OKEN Scanner

un slave (receptor), așa cum se vede în colțul din dreapta-jos al figurii. Semnalul WRITE indică prin starea logic 0 începutul operației de scriere. Masterul emite apoi datele prin intermediul magistralei de date și sînt activați conductorii data-strobe, indicînd că datele pe magistrală sînt valide. Pe de altă parte, validitatea adreselor este comunicată receptorului-slave prin flancul căzător al semnalului *data strobe*. În sfîrșit, receptorul confirmă prin semnalul *data-acknowledge* ($\overline{\text{DTACK}}$) recepția datelor, imediat ce le-a primit. Dacă elementul slave este o memorie — caz deloc rar în aplicații — și comunicarea a fost afectată de o eroare, de exemplu, o eroare de paritate), atunci în locul semalului $\overline{\text{DTACK}}$ slave răspunde cu semnalul *bus-error* ($\overline{\text{BERR}}$). Ca urmare, ciclul este anulat și procesorul solicită rutina de căutare și tratare a erorilor. Similar, cu ajutorul altor semnale transmise pe magistrală sînt tratate diferite defecte survenite în sistem — inclusiv căderea surselor de alimentare. Dar magistrala VME cu dublu format european este prevăzută și la nivelul panoului frontal cu mijloace eficiente de autotestare și diagnostic: o diodă LED care indică placa defectă, astfel ca specialistul să o poată înlocui imediat, și un port serie, accesibil pe panou, la care se poate ușor conecta un terminal de diagnoză. Se obțin astfel informații detaliate asupra validității sistemului. Cu modificări minore (un conector suplimentar atașat la magistrală) și uzînd de un sofware potrivit sistemul poate fi adus în situația de a funcționa complet independent de erori. ■

5.4. Comanda descentralizată și siguranța sistemului

La sistemele multiprocesor evoluate coordonarea temporală a operațiilor de servire a magistralei nu este cu nimic mai simplă decît comanda operației de identificare și corecție a erorilor discutată anterior. Din contra, ea poate fi mult mai complexă și de aceea comanda magistralei este preluată în sistem de unul anume dintre procesoare sau, în alternativă, de fiecare procesor în parte, în mod secvențial. În primul caz avem de-a face cu o structură centralizată, în care sistemul este scos din funcțiune la orice defectare a procesorului coordonator. Nu același lucru se întîmplă în cel de al doilea caz, corespunzînd structurii descentralizate, motiv pentru care aceasta din urmă este varianta preferată la toate sistemele mari, unde accentul cade în mod firesc pe siguranța în funcționare.

• Există mai multe moduri de a comanda magistrala, dar aici ne vom opri asupra unei singure metode, deoarece aceasta conduce

Scanned with OKEN Scanner

la soluții interesante din punctul de vedere al siguranței în funcționare a sistemului. Metoda este ilustrată în fig. 5.6, unde s-a considerat un sistem cu N microprocesoare, fiecare cu interfața sa prin care comunică cu magistrala; comanda magistralei este preluată în acest caz de fiecare interfață de la precedenta și transmisă celei următoare, care o transmite mai departe, ceea ce justifică denumirea de „metoda ștafetelor" [5.10] sub care este cunoscut acest mod de comandă. Desigur, operația poate avea loc numai asincron, deci cu frecvența de tact a fiecărei interfețe în parte. Fiecare procesor preia la un moment dat



Fig. 5.6. Comanda unui sistem multiprocesor cu legături în inel (sus) și schemă cu mai multe magistrale și inele (jos).

Scanned with OKEN Scanner

comanda magistralei, comunicînd celorlalte procesoare că magistrala este ocupată, și numai cînd transferul de date s-a terminat poate următorul procesor să preia comanda. Elementul cheie îl constituie aici legăturile în inel, observabile în partea de sus a figurii, parcurse de semnalul de solicitare a magistralei, respectiv de cel de confirmare a solicitării. Dacă aceste semnale ar fi simplu transmise de la interfață la interfață ar putea ușor să survină situații de blocare a magistralei, provocate de exemplu de faptul că la un moment dat o interfață nu transmite celei următoare semnalul de solicitare; sau situații conflictuale, cînd mai multe procesoare solicită în același timp magistrala. De aceea, transmiterea semnalelor se face după un protocol (Handshake), care permite identificarea unui eventual defect la una dintre interfețe: o interfață oarecare k nu transmite semnalul de solicitare interfeței $k+1$ decît după ce a verificat că aceasta este aptă să-l primească și la fel se procedează cu semnalul de confirmare a solicitării transmis de $k+1$ interfeței k. Orice defect, de exemplu un conductor întrerupt, un defect la driverul magistralei etc. este astfel rapid localizat. Totuși, conflicte de servire pot încă avea loc, deși cu o probabilitate foarte mică. O astfel de situație apare de exemplu atunci cînd exact în momentul în care două procesoare tind să transmită date pe magistrală, interfețele lor primesc semnalul de solicitare a magistralei. Problema poate fi însă ușor rezolvată dacă, așa cum se vede în fig. 5.6 (sus), pe magistrală se transmit două semnale adiționale, și anume, „magistrală solicitată" și „magistrală ocupată". Cum aceste semnale nu circulă pe legăturile în inel, ele sînt accesibile, în orice moment, pentru oricare dintre interfețe.

În cazurile în care se cere o siguranță în funcționare foarte ridicată se recomandă o schemă redundantă, atît la nivelul magistralei, cît și la nivelul legăturilor în inel. O astfel de schemă cu 4 magistrale (A, B, C, D) fiecare cu legăturile ei în inel este redată în partea de jos a fig. 5.6. Legătura între inele, respectiv magistrale, se face aici prin intermediul procesoarelor P_{AB}, P_{BC}, P_{CD} și P_{AD}. Rezultă că pe lîngă cele 4 inele se formează un inel mai mare, ceea ce permite ca la defectarea unuia dintre inele, sau a magistralei respective, legătura între procesoare să se realizeze prin celălalt inel (magistrală). Pe lîngă creșterea siguranței în funcționare care rezultă de aici, o configurație de acest fel se dovedește foarte flexibilă, numărul subsistemelor putînd fi crescut oricît de mult, după necesități, fără ca structura de bază a sistemului să se modifice. Sistemul poate de asemenea să fie conectat printr-o rețea de comunicații cu alte sisteme similare, fără ca sigu-

Scanned with OKEN Scanner

ranța în funcționare a sistemului în ansamblu să fie sensibil alterată, desigur cu condiția ca rețeaua însăși să nu introducă erori. Să vedem în ce mod pot fi definite și măsurate aceste erori și cum afectează ele datele transmise prin rețeaua de comunicații. ■

5.5. Măsurarea erorilor în sistemele de comunicație digitale

Cele mai simple condiții de testare a sistemelor de comunicație digitale, în vederea determinării erorilor survenite la transmiterea datelor se realizează cînd rețeaua respectivă — sau linia de comunicații — poate fi scoasă din funcțiune. Atunci se poate aplica la intrare un cuvînt binar de testare, de fapt un șir de semnale pseudo-aleatoare (PRBS). La ieșire, un detector de eroare compară bit cu bit semnalul recepționat cu un cuvînt de referință binar, care nu conține erori. Se realizează astfel o simulare a transferului de date, deși în condiții oarecum diferite, ceea ce conduce la performanțe de regulă sub cele reale. Efectuată într-un interval de timp dat, suficient de lung, proba permite totuși determinarea unei mărimi caracteristice de primă importanță, și anume *frecvența erorilor*, definită prin raportul:

$$\text{Frecvența erorilor} = \frac{\text{numărul de biți recepționați eronat în intervalul de timp mediu}}{\text{numărul total de biți recepționați în același interval de timp}}$$

Cum apariția biților eronați ascultă de o lege stohastică, iar raportul precedent este o mărime cuprinsă între 0 și 1, dacă intervalul de timp în care s-a făcut testarea este destul de lung, raportul poate fi interpretat și ca probabilitate a erorilor în rețeaua de comunicații. Probleme delicate într-un test de acest fel poate să pună sincronizarea cuvîntului transmis cu cuvîntul de referință — operație care precede începerea măsurării [5.11], [5.12]. Mai exact, problema sincronizării survine la măsurarea erorilor cu detectoare în circuit închis (la detectoarele de eroare cu circuit deschis, propuse recent de R. J. Westcott, sincronizarea nu e necesară, dar aceste detectoare sînt aplicabile în condiții mai restrictive, cînd erorile apar cu distribuție normală, ceea ce nu este totdeauna cazul în practică). Pentru obținerea unei sincronizări rapide, chiar la frecvență mare a erorilor, se procedează prin des-

Scanned with OKEN Scanner

chiderea reacției registrului de deplasare aferent cuvîntului de referință și introducerea datelor de intrare în registru ; urmează apoi închiderea reacției și efectuarea testului.

Din nefericire, procedeul nu se poate aplica la rețele în timpul funcționării acestora. Se pot face în schimb măsurări privitoare la implementarea codului, capabile să pună în evidență eventualele violări ale structurii acestuia, provocate de diferite defecte (de exemplu, două valori logice 1 succesive, într-un sistem care utilizează codul AMI, indică un defect dacă sînt transmise cu aceeași polaritate). Pentru verificarea interfețelor digitale (V-24) ale căii de comunicații se utilizează testere specializate, care semnalizează prin diode LED starea logică a semnalelor la nivelul interfeței, astfel încît chiar alterări pe termen scurt pot fi observate cu ușurință. În ceea ce privește proprietățile sistemului de comunicație în ansamblu se aplică (conform recomandărilor CCIT-V 52) eșantioane de testare care conțin diverse combinații de biți critice. Aceste eșantioane, transmise pe linia de comunicații și preluate de un receptor sincronizat cu emițătorul, au de regulă forma de blocuri de 1 000 biți. Pentru caracterizarea rețelei se utilizează și o altă mărime importantă, dependentă nu numai de erori, ci și de durata testului și de frecvența biților transmiși : ·

$$\text{rata erorilor} = \frac{\text{numărul biților eronați}}{\text{frecvența biților transmiși [1/s]} \times \text{durata testului [s]}}$$

Bineînțeles, un bloc se consideră defect indiferent de numărul biților eronați pe care-i conține și în acest sens trebuie să se facă o diferență clară între rata erorilor (bit error rate, BER) definită mai sus, și rata erorilor de bloc (block error rate, BLER). Amîndouă sînt însă instrumente utile pentru caracterizarea erorilor în sistemele de comunicație.

5.6. Concluzii

Performanțele sistemelor cu integrate complexe depind în mare măsură de modul în care se face schimbul de date între integrate — și acest lucru este cu atît mai adevărat în cazul sistemelor multiprocesor (supranumite și „teams", pentru că schimbul de informații merge aici pînă la nivelul necesar unei cooperări, similar cu modul în care proce-

Scanned with OKEN Scanner

dează membrii unei echipe). Observaţia aceasta a constituit un primum movens în numeroase cercetări moderne, ţintind fie spre creşterea flexibilităţii sistemului, fie spre ridicarea siguranţei sale în funcţionare. Acest ultim aspect s-a dovedit de o importanţă covîrşitoare în practică ceea ce explică eforturile considerabile făcute în ultimul timp pentru dotarea sistemelor în cauză, dacă nu cu dispozitive autocorectoare de erori, cel puţin cu mijloace eficiente de depistare şi localizare rapidă a defectelor. Progresele realizate în această direcţie sînt azi suficient de mari ca să permită detaşarea clară a unor structuri de magistrale, linii şi reţele de comunicaţie, capabile să confere sistemelor din care fac parte proprietăţi superioare. Aceste structuri cîştigă pe zi ce trece tot mai mult teren, într-un spectru larg de aplicaţii, în care fiabilitatea este desigur factorul decisiv, dar nici alte proprietăţi — ca extensibilitatea uşoară, modularitate, dimensiuni reduse, cost rezonabil şi deservire simplă — nu sînt de neglijat.

COMANDA ACȚIONĂRILOR DE MICĂ PUTERE

6. Acționări de mică putere cu comenzi inteligente

6.1. Introducere

Cu rare excepții, cele mai remarcabile aplicații în automatică ale microelectronicii au fost legate, cel puțin pînă în prezent, de proprietățile de corp solid semiconductor ale siliciului ; și chiar dacă în ultimul timp au apărut alternative notabile pentru realizarea circuitelor integrate, folosind de pildă GaAs, materialul preferat rămîne în continuare siliciul. Explicația acestei perenități este relativ complicată, dar există doi factori esențiali, care au jucat un rol dominant — și aceștia merită să fie menționați, măcar în treacăt. Primul este extraordinara capacitate a tehnologiilor bazate pe siliciu de a realiza densități de împachetare mari, deci structuri extrem de complexe, cu un număr enorm de componente, pe pastile cu suprafață foarte mică. Desigur, acest lucru nu ar fi fost posibil fără anumite tehnici de prelucrare cu rezoluție înaltă, cum sînt cele cu raze X sau fascicul electronic, sau fără mijloacele moderne de control precis al proceselor de difuzie și implantare de ioni [6.1]. Al doilea factor decisiv este deschiderea spre tehnologii noi, cum ar fi cele cu siliciu pe safir (substrat izolant de safir, pe care s-a crescut o peliculă de siliciu), și care, mai ales în varianta cu circuite CMOS formate pe pelicula de siliciu, conduc la densități de împachetare și performanțe foarte ridicate. Densități mari rezultă și cu anumite tehnologii bipolare, în particular I^2L (integrated injection logic), acestea permițînd, în plus, combinarea de circuite analogice și digitale pe aceeași pastilă. Toate acestea explică evoluția extrem de rapidă din ultimii ani a circuitelor integrate, creșterile spectaculoase în complexitate (număr de componente pe pastilă) precum și cumularea unui număr tot mai mare de funcțiuni realizate de integrat : 10^{14} în 1982, 10^{15} în 1985 și, posibil, 10^{16} în 1990. Există desigur și factori de natură să limiteze evoluția integratelor pe siliciu, în primul rînd limitele ca

Scanned with OKEN Scanner

viteză de procesare, în contrast cu necesitatea tot mai accentuată de componente ultrarapide — un deziderat pe care joncțiunile Josephson sau integratele cu GaAs îl satisfac mult mai bine decît cele cu siliciu. Astfel, un multiplicator paralel cu GaAs de 8 biți efectuează un produs în 5,3 ns, de 10 ori mai repede ca echivalentul său bipolar. Pe de altă parte, există și limite intrinseci ale procesului evolutiv, independent de substratul utilizat, în speță faptul că odată cu creșterea complexității integratelor acestea capătă un caracter mai special, orientat spre anumite aplicații, ceea ce restrînge posibilitățile de desfacere pe piață. Mai mult, pe măsură ce complexitatea se mărește efortul de elaborare a unui integrat nou crește considerabil; astfel, la 10^4 componente/pastilă este necesar un efort de circa 50 oameni-ani pentru ca la 10^6 componente/pastilă efortul să se estimeze la 800 oameni-ani, așa încît se nasc întrebări serioase în ce măsură și cît de repede poate fi amortizată investiția într-un nou produs.

Efectul poate cel mai pregnant al creșterii complexității și a numărului de funcțiuni ale integratelor este ceea ce, printr-o anumită forțare de sens, deja curentă, se numește „inteligența" acestora. Aproape nu există domeniu de aplicații în care inteligența dispozitivelor microelectronice să nu fi jucat un rol major, iar unul dintre domeniile care au beneficiat cel mai mult în ultimul timp de pe urma ei este cel al acționărilor electrice de mică putere. Două alternative au polarizat masiv interesul specialiștilor, și anume, acționările cu motoare cu colector și cele cu motoare pas cu pas. Primele sînt sisteme de reglare cu cel puțin un circuit de reacție, ultimele sînt cel mai adesea sisteme de comandă, deci funcționînd în circuit deschis (la fiecare impuls de comandă rotorul motorului pas cu pas se deplasează cu un anumit unghi). Aplicația cea mai tipică pentru ambele acționări o constituie sistemele de poziționare de precizie. Acestea trebuie să satisfacă condiții dinamice relativ pretențioase, în genere greu de realizat, uneori chiar contradictorii, fapt care explică în parte dece este necesar ca dispozitivele de comandă să fie inteligente. Cîteva condiții care se cer îndeplinite de toate acționările de acest fel sînt:

1) precizie statică de poziționare ridicată, deci erori statice foarte reduse;

2) precizie dinamică de poziționare mare, adică suprareglări mici;

3) posibilitatea de a funcționa stabil cu o gamă largă de momente de inerție ale sarcinii;

4) jocuri reduse ale elementelor de cuplare, spre a permite realizarea deplasărilor mici, de cîțiva microni;

5) timp de stabilire scurt (apropiere rapidă de poziția finală). Condițiile 2 și 3 au în general caracter contradictoriu deoarece, dacă

Scanned with OKEN Scanner

suprareglarea este mică la o anumită sarcină, este extrem de greu ca ea să fie menținută în aceleași limite restrînse cu o sarcină mult mai mare.

• La acționările cu motoare de curent continuu, dotate cu reacții de poziție și viteză (fig. 6.1, *a*), se urmărește nu numai ca suprareglările să fie mici, ci și ca ele să se amortizeze rapid în timp (poziționare neoscilantă). Acest deziderat vine în contradicție cu condiția de la punctul 5, care impune ca motorul să aibă o viteză cît se poate de mare pînă în apropierea poziției finale. Problema se rezolvă menținînd



Fig. 6.1. Acționare cu motor de curent continuu cu două bucle de reacție (*a*), curentul rotoric (*b*) și viteza rotorului (*c*).

Scanned with OKEN Scanner

reacţia de poziţie unghiulară, cu întreruptorul K din figură, un timp suficient, mai exact pînă cînd eroarea de poziţie se reduce sub o anumită valoare (momentul t_2, fig. 6.1, *b*). Începînd din acel moment curentul scade, pînă în t_3, apoi rotorul este comandat cu impulsuri de curent (intervalul $t_3 - t_4$) pînă ce se atinge poziţia finală. Este clar că alegerea momentelor t_1, t_2, ..., t_4 depinde de mulţi factori, îndeosebi de sarcina motorului. Deci, dacă se doreşte o poziţionare cu precizie ridicată şi, totodată, viteză mare şi cuplu ridicat, regulatoarele din bucla de reacţie trebuie să fie capabile să concilieze toţi aceşti factori, ceea ce înseamnă mult mai mult decît obişnuitele acţiuni de reglare optimală [6.2].

■

• O situaţie oarecum diferită survine în cazul acţionărilor cu motoare pas cu pas. Aici problema cheie este faptul că cuplul motorului scade pe măsură ce frecvenţa de comandă creşte. Ca urmare motorul, conectat la ieşirea unui distribuitor de impulsuri, ca în fig. 6.2, trebuie să fie comandat cu un şir de impulsuri care se succed la interval de timp scăzătoare $t_0 > t_1 > t_2 > \ldots$ Alegerea intervalelor de timp este evident dependentă de sarcina motorului, dar primul interval t_0 este fixat pentru un anumit motor, şi el corespunde frecvenţei de start-stop f_0, vizibilă în fig. 6.2, *b*. Deci, în regimul de accelerare al motorului acesta porneşte din repaus cu frecvenţa f_0, apoi frecvenţa paşilor creşte pînă la valoarea maximă f_{max}; regimul de decelerare decurge similar, după atingerea frecvenţei de start-stop f_0 comanda motorului putînd să fie întreruptă. Caracteristica din fig. 6. *b*, *b*, numită şi curba frecvenţă-timp, depinde evident de sarcina motorului, în sensul că pentru orice serie de momente la ax există o curbă optimă, astfel ca frecvenţa maximă f_{max} să fie atinsă în timpul minim, fără pierdere de paşi (în general, pierderea de paşi se produce atunci cînd motorul este comandat cu frecvenţe care depăşesc curba optimă din fig. 6.2, *b*). Riscul pierderii de paşi trebuie evitat cu orice preţ deoarece, sistemul neavînd reacţie, eroarea care rezultă poate trece neobservată, afectînd grav rezultatele acţionării, cu atît mai mult cu cît efectul este cumulativ. Pe de altă parte, dacă sarcina motorului este necorelată cu şirul de impulsuri de comandă, frecvenţa f_{max} nu poate fi atinsă. Situaţia aceasta este reprezentată în fig. 6.2, *c*. Curba prezintă acum un vîrf ascuţit, care se traduce printr-o pierdere pronunţată de paşi şi, în final, prin oprirea motorului.

■

Necesitatea de a corela caracteristica frecvenţă-timp cu fiecare tip de sarcină impune ca blocul de comandă al motorului pas cu pas să aibe o „comportare inteligentă", adică să realizeze în orice situaţie un compromis acceptabil, cu respectarea unor condiţii greu de con-

Scanned with OKEN Scanner



Fig. 6.2. Acționare cu motor pas cu pas (*a*) și caracteristicile frecvență-timp (*b*, *c*).

ciliat. S-a văzut că același lucru este valabil și pentru acționările în circuit închis, dotate cu motoare de curent continuu. Ambele probleme se rezolvă elegant cu ajutorul microprocesoarelor — în combinație cu anumite integrate analogice — de regulă cu un raport cost/performanță mult mai bun decît cel obținut cu soluțiile convenționale. Acest ultim aspect nu este de loc de neglijat deoarece sistemele de poziționare de precizie se extind în prezent foarte mult, chiar în domenii mai puțin pretențioase (mașini de scris, imprimante etc.), fără a părăsi poziția lor cheie în aplicațiile devenite clasice, din aria mașinilor-unelte cu comandă numerică, a manipulatoarelor și roboților industriali.

Scanned with OKEN Scanner

6.2. Acționări cu motoare de curent continuu

Atunci cînd trebuie să se realizeze un cuplu ridicat și se cere totodată ca momentul de inerție rotoric să fie relativ redus, este indicat să se aleagă o acționare cu motor de curent continuu. O astfel de acționare, cea mai simplă cu putință, a fost redată schematic în fig. 6.1, *a* și s-a văzut că ea posedă o reacție de viteză și o reacție de poziție, fiecare cu cîte un traductor: tahogeneratorul, respectiv traductorul de poziție unghiulară. În practică nu este necesar să se folosească două traductoare, deoarece un codificator optic de unghi, cuplat cu motorul, poate culege informații atît referitoare la unghiul parcurs, cît și la viteza momentană și la sensul de rotire al axului.

• Principiul unui astfel de codificator reiese din schița redată în partea dreaptă a fig. 6.3. Codificatorul posedă două discuri cu fante echidistante, unul fix, celălalt mobil, și doi senzori optici, *A* și *B*.



Fig. 6.3. Poziționare de precizie cu microprocesor și motor de curent continuu; interfața motorului include integratele L 290, L 291, L 292.

Scanned with OKEN Scanner

Discul mobil întrerupe periodic raza de lumină emisă de o sursă punctiformă, deci la ieşirea senzorului A se obţine un semnal aproape sinusoidal. Lumina unei a doua surse este de asemenea întreruptă periodic, astfel ca la ieşirea senzorului B să se obţină un semnal armonic, decalat faţă de primul cu $+90°$, după cum sensul de rotire a rotorului este spre dreapta, respectiv spre stînga. Rezultă că semnalele de la ieşirea codificatorului — a căror frecvenţă este proporţională cu viteza momentană a rotorului — sînt purtătoare de informaţii cu privire la viteza şi sensul de rotire; în plus, un al treilea semnal, notat pe figură cu O, oferă informaţii asupra valorii absolute a poziţiei axului, permiţînd să se evalueze mărimea unghiulară parcursă de axul rotoric [6.3].

Semnalele codificatorului optic sînt preluate de blocul L290 (SGS-ATES), un integrat cu funcţii de convertor tahometric. La ieşirea integratului se obţin mai multe tipuri de semnale: în primul rînd STA şi STB, semnale rectangulare, logic compatibile în vederea prelucrării de către microprocesor, formate în triggerele T_A, respectiv T_B; apoi U_T — tensiune continuă pentru comanda vitezei motorului, a cărei polaritate indică sensul de mers; U_A — semnal sinusoidal de eroare pentru poziţionarea de precizie şi, în sfîrşit, U_K — tensiune continuă pentru compensarea derivei. Să admitem că motorul stă şi se prescrie o anumită valoare dorită a poziţiei. Atunci microprocesorul, prin intermediul unui cuvînt de 5 biţi (SC 1...SC 5 în fig. 6.3) furnizează la ieşirea convertorului D/A o tensiune continuă, a cărei valoare exprimă viteza rotorului, iar polaritatea, sensul de rotire. Curentul rotoric fiind maxim, motorul va accelera pînă în momentul în care tensiunea de la ieşirea convertorului D/A va fi compensată de tensiunea U_T, dată de tahoconvertorul integratului L290. De aici înainte viteza este constantă (a se compara cu fig. 6.1, *b*) pînă în apropierea poziţiei finale, adică pînă cînd eroarea de poziţie devine suficient de mică. În acest moment microprocesorul începe să reducă viteza motorului spre a evita o eventuală suprareglare, determinată de momentul de inerţie al sarcinii şi al motorului. Totodată axul fiind în mişcare, microprocesorul primeşte semnalele rectangulare (impulsurile STA, STB) de la codificatorul de unghi; numărul lor exprimă unghiul parcurs de axul motorului. Acest număr este comparat de microprocesor cu diferenţa dintre poziţia precedentă şi cea momentană a axului, apoi, prin intermediul convertorului D/A, se comandă motorul pînă la atingerea poziţiei finale; operaţia are loc în cîteva milisecunde — un timp suficient de scurt pentru a satisface pretenţiile dinamice în majoritatea aplicaţiilor.

Scanned with OKEN Scanner

Poziţia finală poate totuşi să fie afectată de anumite ambiguităţi [6.4]. De aceea este necesară încă o conexiune de reacţie pentru poziţionarea de precizie. Dificultatea este generată de faptul că semnalele digitale care poartă informaţia asupra vitezei, şi anume STA, STB, au formă rectangulară, aşa cum se vede în fig. 6.3. Ca urmare, rezoluţia sistemului are o limită fixă, imposibil de depăşit : pe lăţimea impulsului rectangular orice punct poate corespunde egal de bine cu poziţia finală, de unde ambiguitatea amintită, avînd drept consecinţă, directă o instabilitate de poziţionare, adeseori foarte supărătoare. Dacă însă în faza de poziţionare de precizie s-ar dispune de un semnal de eroare sinusoidal, deci care variază în decursul unei semiperioade, ar fi posibil să se fixeze punctul final, de exemplu astfel încît să corespundă cu mijlocul impulsului STB. Exact acest rol îl joacă semnalul de eroare U_A de la tahoconvertor. După atingerea poziţiei finale grosiere motorul este oprit de către convertorul D/A, apoi, prin intermediul semnalului strobe, microprocesorul comandă aplicarea semnalului sinusoidal U_A la intrarea amplificatorului de eroare şi, ca urmare, motorul efectuează corecţia fină a poziţiei. Să observăm că semnalul de eroare este o tensiune continuă pozitivă, respectiv negativă, după cum poziţia finală se abate spre stînga sau spre dreapta, în raport cu mijlocul impulsului rectangular (momentele de trecere prin zero ale tensiunii U_A coincid cu mijlocul impulsurilor STB). ■

Performanţele dinamice ale acţionării depind în mare măsură de raportul curent rotoric maxim/moment de inerţie rotoric. Deci, la un curent maxim dat, momentul de inerţie al rotorului este cel care decide viteza de poziţionare, prin accelerări şi decelerări rapide, natural dacă sarcina nu e preponderentă. Pe de altă parte pentru precizia de poziţionare sînt importanţi doi factori, şi anume tensiunea de pornire a motorului şi coeficientul de amplificare al buclei de reglare. Amplificarea nu poate fi crescută prea mult fără a compromite stabilitatea sistemului, aşa că în astfel de situaţii este indicat un motor cu tensiune de pornire mică, la care forţele de frecare sînt reduse, ceea ce înseamnă :

(a) presiune de contact perie-colector cît mai mică cu putinţă, şi

(b) frecări în lagăre practic neglijabile.

Admiţînd că motorul satisface condiţiile precedente mai este necesar ca blocul pentru comanda motorului să asigure un curent rotoric suficient de puternic, spre a garanta performanţele sistemului.

• Schema unui astfel de driver realizat cu integratul L292 poate fi văzută în fig. 6.4. La intrare se află adaptorul de nivele, al cărui rol este să transforme semnalul de eroare simetric bipolar $\pm u_i$, de la ieşirea integratului L291 (SGS-ATES), într-un semnal pozitiv necesar

Scanned with OKEN Scanner



Fig. 6.4. Comanda motorului de curent continuu din fig. 6.3 prin intermediul integratului L 292.

pentru comanda blocurilor următoare. Transformarea este impusă de faptul că integratul L292 nu dispune de alimentare simetrică. În continuare, prin intermediul amplificatorului de eroare, dotat cu o reacție RC, semnalul pozitiv de comandă este aplicat la intrarea comparatorului în timp ce la cealaltă intrare a acestuia este prezentă o tensiune triunghiulară, generată de oscilatorul local. Din cele două tensiuni, la ieșirea comparatorului se formează un semnal dreptunghiular, compus din impulsuri modulate, cu raport variabil, necesare pentru comanda punții cu tranzistoarele $T_1 \ldots T_4$. Funcție de raportul impulsurilor, în punte se stabilește un curent fie pozitiv, fie negativ — care parcurge totodată și rezistențele R_1, R_2 ale amplificatorului de măsurare. Se formează astfel un semnal de reacție, care prin filtrul F este aplicat la intrarea amplificatorului de eroare. Urmează de aici că semnalul de eroare $\pm u_i$ se transformă într-un curent continuu de comandă, cu sens pozitiv sau negativ după sensul erorii, care parcurge rotorul prin intermediul punții cu diodele $D_1 \ldots D_4$, asigurînd corecția rapidă a erorilor de poziție și totodată un cuplu motor ridicat. ■

Scanned with OKEN Scanner

Există însă numeroase situații practice în care cerințele privitoare la cuplu și viteză nu sînt atît de severe; în schimb, se cer alte calități, poate mai subtile, din partea acționării. În astfel de cazuri se recomandă ca sistemul să folosească un motor pas cu pas. Care sînt, în perspectiva actuală, cele mai bune soluții pentru acest gen de acționări, ce oferă ele în plus față de variantele convenționale și care este tendința de dezvoltare în domeniul acționărilor de mică putere — sînt cîteva dintre întrebările la care vom încerca să răspundem în cele ce urmează.

6.3. Acționări cu motoare pas cu pas

Există mai multe moduri de a comanda motoarele pas cu pas cu semnale rectangulare, mai exact cu impulsuri de tensiune, egale cu sau mai scurte decît o semiperioadă. Se pot distinge din acest punct de vedere două clase mari, și anume comenzi unipolare și bipolare, după cum curentul de fază parcurge alternativ cele două jumătăți ale bobinei de fază, sau întreaga bobină. Deoarece pe toată durata impulsului de comandă (adică pe palier) tensiunea este constantă, curentul de fază poate crește nelimitat; efectul are loc mai ales la frecvențe mici, cînd în anumite momente impedanța bobinelor ajunge practic egală cu rezistența lor activă, de regulă foarte mică, de unde rezultă că un mijloc de limitare a curentului este oricum necesar, indiferent de tipul comenzii. Astfel, atît în cazul comenzii unipolare cît și bipolare se poate opta între soluția limitării printr-o rezistență în serie cu bobina de fază, sau utilizarea unei comenzi chopper.

• Ambele soluții sînt ilustrate în fig. 6.5 pentru cazul comenzii unipolare. Principiul de funcționare al motorului (considerat pentru simplificare cu numai două poziții) reiese din fig. 6.5, *a*. Observăm că inversarea fluxului bobinelor statorice se obține cu două comutatoare K_1 K_2, curentul I_F parcurgînd numai cîte o jumătate din fiecare bobină. Numărul mic de comutatoare este un avantaj al soluției, dar faptul că în fiecare moment t jumătate din înfășurările statorice rămîn neutilizate face ca performanțele motorului cu comandă unipolară să fie mai modeste. Modul în care este comandată una dintre bobinele motorului poate fi văzut în fig. 6.5, *b*, unde pentru limitarea curentului I_F s-a prevăzut rezistența R_L. În ciuda simplității sale, acest mod de a limita curentul de fază este rareori recomandabil, datorită randamentului redus, ca urmare a pierderilor în rezistența R_L. Pe de altă parte, dacă rezistența R_L este aleasă de valoare relativ mică, atingerea unor frecvențe de pas ridicate devine imposibilă, dată fiind creșterea relativ lentă a curentului I_F prin bobine. Din acest punct de vedere este de

Scanned with OKEN Scanner



Fig. 6.5. Motor pas cu pas cu comandă unipolară (*a*) și două metode de limitare a curentului de fază I_F ; cu rezistență R_L în serie (*b*) și prin comanda chopper (*c*).

preferat comanda chopper din fig. 6.5, *c*. Blocul care intervine aici în plus este detectorul de nivel. Comandat cu căderea de tensiune $I_F R$ — comparată permanent cu o tensiune internă de referință — detectorul întrerupe curentul în momentul în care această cădere depășește o anumită valoare limită ; curentul scade pînă la atingerea limitei inferioare, cînd detectorul comandă închiderea circuitului, apoi ciclul se repetă. Rezultă un curent I_L cu formă triunghiulară, oscilînd cu frecvența de chopper în jurul unei valori medii, limitată, ca în diagrama din dreapta figurii. Se observă că creșterea curentului I_F este mult mai rapidă decît în cazul precedent, ceea ce permite motoarelor cu comandă chopper atingerea unor frecvențe de pas ridicate, totodată cu randamente bune. Singurul dezavantaj este costul mai ridicat al circuitelor de comandă.

• Observațiile anterioare sînt în principiu valabile și pentru motoarele pas cu pas cu comandă bipolară din fig. 6.6. Principiul de funcționare al unui astfel de motor reiese din fig. 6.6, *a* și se observă că acum curentul parcurge bobinele statorice în întregime. Ca urmare,



Fig. 6.6. Motor pas cu pas cu comandă bipolară (*a*) și limitarea curentului de fază I_F prin înserierea rezistenței R_L (*b*) și prin comandă chopper (*c*).

atît în cazul limitării curentului prin rezistența R_L (fig. 6.6, *b*), cît și în cazul comenzii chopper (fig. 6.6, *c*) momentul motorului este mult mai bine utilizat în raport cu comanda unipolară. În schimb este necesar un număr dublu de comutatoare, ceea ce se traduce printr-un cost mai ridicat al comenzii electronice.

• Schema unui dispozitiv simplu pentru comanda motoarelor pas cu pas tetrafazate poate fi văzută în fig. 6.7. Comanda se realizează cu două integrate CMOS și anume MC 14516 și MC 14555 (Motorola) la care se adaugă un cuadruplu de porți SAU pentru generarea impulsurilor de comandă (MC 14071) și 4 tranzistoare Darlington de putere [6.5]. Integratul de la intrare MC 14516 este un numărător up-down. El primește semnale de tact de la numărător programabil, de regulă cu frecvența de 120 Hz, și comandă jumătate din decodificatorul binar, notat pe figură cu 1/2 MC 14555 ; cealaltă jumătate (nefigurată)

Scanned with OKEN Scanner



Fig. 6.7. Driver pentru comanda unui motor pas cu pas tetrafazat cu limitarea curentului prin rezistența R_L.

este pusă la masă spre a evita generarea de semnale parazite. Porțile SAU comandă tranzistoarele de putere T_1-T_4 prin intermediul rezistențelor R_1-R_4, ceea ce permite reducerea curentului de sarcină al decodificatorului la circa 1,3 mA, suficient totuși pentru comanda etajului de putere. Pentru alegerea sensului de rotire al motorului intrarea up-down a numărătorului este fie pusă la masă (rotire în sensul acelor de ceasornic), fie conectată la sursa $+U$, (rotire în sens invers). Cu un adaus relativ mic de componente driverul poate fi comandat de la distanță.

• Utilizarea unui integrat L293 (SGS-ATES) permite implementarea comenzii bipolare a motorului pas cu pas, atît în varianta cu rezistență serie, cît și în cea cu chopper. Ambele alternative sînt ilustrate în fig. 6.8. Schema cu linie plină este valabilă pentru comanda cu limitare prin rezistențe serie R_L, iar cea cu linie întreruptă — rezultînd în esență prin adăugarea unui detector de nivel, cu aceleași funcții ca și cel din fig. 6.6, *c* — se referă la comanda prin chopper. Integratul conține 4 comutatoare de putere, cu comenzile logice aferente, convertoarele fiind dispuse în așa-numita schemă inhibitivă [6.6]. Cele două bobine statorice ale motorului sînt conectate la ieșire prin intermediul rezistențelor de limitare R_L și a 8 diode rapide, cîte 4 pentru fiecare fază statorică. Intrările integratului se comandă prin invertoare.

Scanned with OKEN Scanner



Fig. 6.8. Comandă bipolară realizată cu integratul L 293 cu limitarea curentului prin rezistențele R_L; schema cu linie întreruptă corespunde comenzii prin chopper.

Pentru implementarea comenzii chooper este esențială funcția inhibitivă a integratului L 293. Detectorul de nivel cu tranzistoarele T_1, T_2 măsoară curentul total I_T, mai exact, căderea de tensiune determinată de acesta pe rezistența R. În calitate de element de referință pentru curentul total al motorului servește circuitul bază-emitor al tranzistorului T_1; deschiderea acestuia are loc la o tensiune de aproximativ 0,6 V. La atingerea limitei superioare a curentului T_1 se deschide, iar condensatorul C_P — încărcat în prealabil la +5 V prin rezistența R_P — se descarcă, activînd intrările inhibitive ale integratului, ceea ce corespunde cu deschiderea celor 4 comutatoare din fig. 6.8 și deconectarea bobinelor motorului de la sursa de tensiune U. O parte din energia acumulată în cîmpul magnetic al bobinelor este restituită sursei prin intermediul celor 8 diode. Curentul I_T începe apoi să scadă, tranzistorul T_1 se închide, iar condensatorul C_P se încarcă din nou prin rezistența R_P. Cînd tensiunea de încărcare a condensatorului atinge valoarea necesară, prin intrările inhibitive se comandă închiderea comutatoarelor; bobinele sînt reconectate la sursă și ciclul reîncepe cu o nouă creștere a curentului statoric. Curba rezultantă este similară cu cea notată cu I_F în fig. 6.6, *c*. ■

Scanned with OKEN Scanner

6.3.1. Comanda prin curenți sinusoidali

Schema din fig. 6.8 se distinge printr-o structură simplă și performanțe relativ bune, caracteristice de altfel tuturor sistemelor cu chopper, mai ales randament și viteză ridicate. Calități de această factură fac din comenzile chopper o alternativă la care se apelează des în diferite scopuri, de pildă, pentru acționarea organelor mobile ale imprimantelor, unde se cere o deplasare rapidă, să zicem de la litera B la Y, cu oprire fermă în punctul final. Tema se rezolvă destul de ușor cu o schemă ca în fig. 6.8, cu condiția ca momentul de inerție al rotorului plus sarcina să fie suficient de mic. Există însă numeroase aplicații mai pretențioase, unde o astfel de comandă nu dă satisfacție, de exemplu în cazul unora din dispozitivele utilizate la mașinile-unelte de precizie. Motivul este simplu și el derivă direct din principiul comenzii motorului cu tensiuni de formă rectangulară : comanda asigură în acest caz creșterea relativ rapidă a curentului prin bobinele motorului — un avantaj desigur de necontestat — dar tocmai de aceea se pot produce rezonanțe ale rotorului și sarcinii, adică oscilații tranzitorii atît la accelerare, cît și la decelerare. Evident, perturbații de acest fel, dacă sînt puternice, fac practic imposibilă poziționarea de precizie. Din acest punct de vedere ar fi de dorit ca creșterile, respectiv scăderile curentului prin bobine să fie mai lente. Se disting, de fapt, două situații specifice, după cum frecvența de tact este mică sau mare. La frecvență mică rezistența bobinelor este preponderentă față de reactanță, curentul are o formă apropiată de cea a tensiunii, deci aproximativ rectangulară, cu armonici superioare foarte puternice. Or, este știut faptul că numai fundamentala curentului participă la cuplul motor, iar armonicile se transformă în căldură, de unde se poate trage concluzia că randamentul unui astfel de sistem este în general slab. Pe de altă parte, datorită variațiilor rapide ale curentului prin bobine armonicile cuplului sînt mari, ceea ce favorizează producerea rezonanțelor amintite. Efectele neplăcute ale curentului rectangular se resimt mai ales în regimul tranzitoriu al motorului (accelerare/decelerare), deoarece atunci frecvențele sînt mici. Situația devine ceva mai bună la frecvențe de pas mari, cînd reactanța bobinelor e preponderentă, iar curentul ia o formă aproximativ triunghiulară ; aceasta este o situație tipică pentru regimul de mers staționar al motorului, cînd frecvența de tact a ajuns la valoarea maximă.

Deci, conținutul ridicat în armonici ale curentului constituie principala limitare la comanda motorului pas cu pas cu tensiuni rectangulare și ea survine mai ales la frecvențele joase, caracteristice regimurilor de accelerare și decelerare a rotorului. Impedimentul rezultă în principal

Scanned with OKEN Scanner

din faptul că forma curentului este determinată de parametrii electrici ai circuitului statoric, în loc să fie stabilită în fiecare moment de mărimea de comandă. O consecință importantă derivînd de aici este comportarea diferită a motorului la frecvențe mici, față de frecvențele mari, implicit imposibilitatea de a obține cupluri puternice în întreg domeniul de turații. Totuși, funcționarea motorului cu un cuplu aproximativ constant în zona de lucru, totodată cu randament bun și fără rezonanțe mecanice, este posibilă dacă în locul comenzii cu tensiuni rectangulare se folosește o comandă cu curenți sinusoidali [6.7].

• Un motor pas cu pas bifazat comandat în acest fel poate fi văzut în fig. 6.9 și se observă ușor forma cvasisinusoidală, în trepte, a curenților de fază. Rezultanta cuplului magnetic este acum în fiecare moment fixată prin valorile curenților celor două faze, așa încît rotorul poate lua orice poziție dorită în interiorul unui pas complet și, ceea ce este tot atît de important, pozițiile rotorului sînt ușor reproductibile. Aceasta conduce la posibilități noi, în sensul că motorul poate realiza pași extrem de mici, așa-numiții micropași — un avantaj esențial în poziționările pretențioase. În plus, deoarece la comanda cu curenți sinusoidali rotorul este solicitat de cîmpul magnetic numai într-un singur sens (și nu în ambele sensuri, ca la comenzile cu tensiuni rectangulare), unghiul de sarcină dinamic al motorului este aproximativ egal cu cel static. O consecință imediată este faptul că domeniul de menținere al motorului (în care acesta, încărcat cu sarcina nominală, nu se „răstoarnă") crește de aproximativ $2N$ ori, unde N este numărul de micropași pe pasul complet, definit prin geometria rotorului. Evident, la frecvențe de tact foarte mari forma curenților statorici își pierde din importanță, iar comanda prin curenți sinusoidali devine aproximativ echivalentă cu comanda cu tensiuni rectangulare.

Schema de comandă din fig. 6.9 conține două perechi de integrate L 291 și L 292, cîte o pereche pentru fiecare fază statorică. Integratul L 292 joacă rolul de driver motor, fiind comandat de L 291 — o situație pînă la un punct similară cu cea din fig. 6.3. Să observăm însă că forma aproape sinusoidală a curenților care parcurg bobinele statorice, ca și valorile curenților funcție de condițiile dinamice impuse, sînt stabilite de micropași prin software. Operația are loc prin intermediul convertoarelor D/A incluse în integratele L 291. Fiecare convertor conține 5 surse de curent constant, bidirecționale, avînd valorile 2^0, $2^1 \ldots 2^4$ (fig. 6.9, stînga-jos). Sursele sînt comutate de către microprocesor cu ajutorul semnalelor binare de comandă $SC1 \ldots SC5$, în timp ce prin intrarea logică SIGN se stabilește sensul curentului rezultant I_0, iar prin intrarea DAC IN, valoarea absolută a acestuia. Amplificatorul operațional de la ieșirea convertorului, făcînd de asemenea parte din integratul L 291, transformă curentul I_0 în tensiunea U_0; se dispune deci



Fig. 6.9. Comanda motorului pas cu pas cu curenți cvasisinusoidali ; prin intermediul surselor de curent constant ale convertoarelor D/A, incluse în integratele L 291 (schema din stînga-jos), microprocesorul stabilește forma și mărimea curenților statorici.

atît de o ieșire de curent, cît și de una de tensiune, semnalele respective putînd lua fie valori pozitive, fie negative, după cerințele procesului dinamic. Prescrierea curentului maxim prin bobinele statorice ale motorului pas cu pas, dependentă de tipul de motor utilizat, se face cu potențiometrul P, care are efect asupra ambelor convertoare. Elementele de

Scanned with OKEN Scanner

reacție ale dispozitivelor de comandă L 292 trebuie să fie dimensionate funcție de impedanța motorului. Schema integratului L 292 a fost anterior analizată, în legătură cu fig. 6.4. ■

Rolul care revine software-ului în optimizarea acționării este considerabil. Să notăm numai trei probleme importante care se rezolvă de către microprocesor, natural printr-un software adecvat :

— formarea curenților de fază sinusoidali ;
— comanda valorii efective a curenților funcție de viteza rotorului ;
— poziționarea prin micropășire.

Ultimele două aspecte necesită o examinare mai detaliată. Din punctul de vedere al timpilor de accelerare și decelerare, care în orice acționare se cer cît mai mult scurtați, valoarea efectivă a curenților statorici este de dorit să fie mare, spre a asigura un moment ridicat la axul motorului. Doi factori se opun însă unei creșteri pronunțate a valorii efective a curentului statoric, și anume, riscul de a demagnetiza rotorul și ridicarea temperaturii motorului peste limita admisă, prin depășirea densității curentului în bobine. Ultimul dintre factori conduce totodată și la un randament mai slab al sistemului. Așadar, dacă specialistul vrea să aleagă o anumită valoare efectivă a curentului care să rămînă constantă în toate regimurile, atît tranzitorii cît și staționare, el trebuie să recurgă la un compromis : sau admite un timp de accelerare respectiv decelerare mai lung, sau se mulțumește cu un randament mai redus. Soluția optimă a problemei constă în controlul valorii efective a curentului prin motor, concomitent cu modificarea frecvenței de tact (deci funcție de viteza rotorului), astfel încît curentul prin bobine să fie maxim în timpul accelerării și decelerării rotorului și să scadă apoi în timpul regimului de mers, respectiv în repaus. Modificarea curentului funcție de viteză se face cel mai avantajos în trepte, iar o creștere a curentului, de exemplu în raportul 3 : 1 din poziția de repaus (frecvență de tact nulă) pînă la viteza nominală (frecvență de tact maximă), în 3—5 trepte, asigură un timp de accelerare practic convenabil ; o scădere similară în trepte a curentului este necesară după frînarea rotorului și atingerea stării de repaus.

• Soluția se implementează relativ, ușor dacă facem uz de amplificatorul operațional neutilizat al integratului L 291 (v. fig. 6.3). În acest scop amplificatoarele celor două integrate L 291 ale schemei din fig. 6.9 se folosesc drept convertoare D/A de 2 biți. Prin intermediul acestora, și a unei rețele de rezistențe, microprocesorul comandă valoarea efectivă a curenților, realizînd simultan atît dezideratul unui timp de accelerare/decelerare minim, cît și al unui randament bun al sistemului. ■

Problema realizării micropașilor printr-o comandă adecvată de la microprocesor are cel puțin două implicații practice majore. Faptul că rotorul poate fi oprit în mai multe poziții în interiorul unui pas întreg,

Scanned with OKEN Scanner

permite, pe de o parte, utilizarea în scheme pretenţioase a motoarelor pas cu pas cu rezoluţie relativ mică (număr redus de paşi pe circumferinţă) care se ştie că sînt mai ieftine. Pe de altă parte, un motor cu rezoluţie mică realizează viteze comparativ mai ridicate, la aceeaşi frecvenţă de tact, deoarece unghiul de pas este mai mare. Desigur, precizia cu care se efectuează micropaşii este şi ea limitată. Astfel, ea este condiţionată de domeniul de menţinere al motorului, căci depăşirea acestuia generează erori de pas. Apoi, contează mult liniaritatea cîmpului magnetic al motorului, care trebuie să fie suficient de bună în interiorul pasului întreg, pentru ca să se poată conta pe o anumită valoare generată a cuplului la micropaşi. În sfîrşit, precizia depinde şi de factorul de cuantificare al curentului. Toţi aceşti factori fac ca micropăşirea să se limiteze de regulă la sfertul de pas întreg, sau la jumătatea de pas, dacă în schemă nu se introduc elemente suplimetare. Desigur, prin utilizarea unui codificator de unghi inclus într-o buclă de reacţie se realizează micropaşi mult mai fini, cu corectarea eventualelor erori de pas, dar acţionarea devine mult mai scumpă. Vom reveni ulterior asupra acestei alternative.

6.3.2. Hardware versus software

Se observă că pe măsură ce acţionarea tinde să atingă obiective mai rafinate, sau să rezolve teme mai complexe, scrierea software-ului devine o problemă tot mai delicată. Acest fapt restrînge cercul utilizatorilor potenţiali la cei ce dispun de suficientă experienţă în materie de software. Aşa se explică de ce în ultimul timp tot mai mulţi specialişti se orientează spre elaborarea unor dispozitive de comandă suficient de inteligente spre a degreva pe utilizator de astfel de probleme, sau, oricum, capabile să simplifice sarcina utilizatorului de a scrie programul pentru aplicaţia care îl interesează ; şi aceasta, chiar dacă plusul de inteligenţă al dispozitivului se realizează pe seama unui hardware mai complex, deci mai scump.

● Vom ilustra această tendinţă printr-un exemplu specific [6.8], în legătură cu schema din fig. 6.10. Comanda motorului pas cu pas tetrafazat se realizează aici în impulsuri, de unde putem trage concluzia că necesitatea de a simplifica software-ul primează, chiar în raport cu forma curentului de comandă, cu toate consecinţele care s-a văzut că decurg de aici pentru dinamica sistemului în perioadele de accelerare şi decelerare a motorului. Mai există însă o limitare, de altă natură, pe care schema din figură urmăreşte să o elimine. Ea se referă la funcţionarea sistemului în timp real : dacă circuitele de temporizare /numărare pro-

Scanned with OKEN Scanner



Fig. 6.10. Cu o interfață inteligentă, un numărător-timer și un numărător up-down software-ul se simplifică considerabil.

gramabilă generează impulsurile de comandă pentru motor, iar funcționarea în timp real a sistemului este dirijată prin rutine de întrerupere — cum se procedează uzual — există pericolul să apară uneori erori de pași, datorită influenței reciproce a celor două operații.

Principiul de funcționare al dispozitivului de comandă reiese din medalionul din fig. 6.10 (dreapta-jos). Interfața cuprinde un numărător programabil cu 4 canale și un distribuitor de impulsuri, prin care se comandă motorul pas cu pas. Cele 4 canale amintite includ două generatoare de impulsuri (mers înainte, mers înapoi) și două numărătoare de pași. Ultimul dintre numărătoare are funcții de generator de semnale rampă simplificînd prin aceasta structura software-ului, în aplicațiile în care motorul este accelerat în rampă — un caz cu incidență destul de ridicată în practică. Numărătorul poate fi programat să întrerupă microprocesorul în timp ce motorul se rotește ; microprocesorul răspunde

Scanned with OKEN Scanner

apoi comandînd o nouă frecvență de lucru generatoarelor de impulsuri pentru mersul înainte, respectiv înapoi. Mai mult, structura sistemului permite ca rotirea rotorului să fie observată de microprocesor fără să se perturbe secvența de impulsuri programată, și numai cînd deplasarea a fost efectuată complet este întrerupt microprocesorul, spre a indica faptul că sistemul este pregătit pentru instrucțiunea următoare. Similar, alte activități în timp real pot avea loc prin intermediul întreruperilor, cu efecte neglijabile asupra operației de generare a impulsurilor. Sistemul se programează simplu, prin instrucțiuni intrare/ieșire care specifică direcția de mers, frecvența impulsurilor și unghiul pe care trebuie să-l parcurgă rotorul. Implementarea se face cu 4 integrate : numărătorul programabil realizat cu Z 80, porțile 74 LS 02 și 74 LS 86, precum și numărătorul reversibil 74 LS 193, conectate între ele ca în schema din figură. Se observă că liniile CLEAR și LOAD ale integratului 74 LS 193 au fost scurtcircuitate, spre a permite integratului să funcționeze ca un numărător de 2 biți. ■

• Memoriile PROM oferă o alternativă notabilă pentru comanda motoarelor pas cu pas [6.9]. Soluția se recomandă de la sine în diferite aplicații curente, de exemplu pentru acționarea unui disc floppy [6.10], dar este de prevăzut că spectrul utilizărilor va deveni, cu timpul mult mai larg. Elementul cheie al schemei (fig. 6.11) este legătura de reacție a memoriei PROM, de la ieșirile $O_1 - O_4$ la intrările de adrese $A_0 - A_3$ ale acesteia. Celelalte 4 intrări de adrese, $A_4 - A_7$, sînt intrări directe și ele servesc pentru comenzile de inițializare ($\overline{\text{INT}}$), păsire ($\overline{\text{ST}}$), direcționare (DI) și urmărire OO (TRK 00). Cu observația că semnalele binare de ieșire S_1, S_2 exprimă stări interne ale memoriei PROM, devine astfel clar că circuitul închis va fi într-o stare stabilă numai cînd cele 8 adrese de intrare, 4 directe și 4 de reacție, generează un cuvînt de ieșire $A_0A_1S_1S_2$ egal cu cuvîntul de reacție $A_0A_1A_2A_3$. Deci, dacă la una din intrările directe $A_4 - A_7$ se produce o schimbare de stare, ieșirea rezultantă se modifică secvențial, pînă la atingerea stării stabile. Sensul de rotație al motorului se prescrie prin semnalul de intrare DI care definește ordinea de acționare a celor 4 faze ale motorului. În cazul aplicației amintite (disc floppy), semnalul TRK 00 se culege de la un senzor plasat sub capul de scriere/citire și el devine activ numai cînd capul se află deasupra senzorului ; se stabilește astfel o limită a deplasării, în sensul că memoria PROM nu permite ca motorul să execute pași sub valoarea TRK 00. Cel de al 3-lea semnal de intrare, ST, este un impuls transmis de la controlerul discului.

De la ieșirea memoriei programabile se comandă decodificatorul. Jumătatea inferioară a acestuia decodifică semnalele A_0, A_1 de la ieșirea memoriei PROM, comandînd una din cele 4 faze ale motorului,

Scanned with OKEN Scanner



Fig. 6.11. Memoria PROM cu reacție permite comanda programabilă a motorului pas cu pas ; în medalion : corespondența semnalelor A_0, A_1, cu fazele motorului.

atunci cînd intrarea MOTOR ENABLE este activă. Relația dintre semnalele A_0, A_1 și fazele motorului rezultă din tabelul redat în colțul din dreapta-jos al fig. 6.11. Cealaltă jumătate a codificatorului, împreună cu circuitele aferente permite sistemului să funcționeze în două moduri : cu o fază de pas (întreruptorul K închis) și cu două faze pe pas (K deschis). ■

Cu prețul unui hardware mai complex se obțin acționări de mare viteză, mergînd pînă la frecvențe de 100 kHz, concomitent cu realizarea unor caracteristici frecvență-timp foarte bune. Acest rezultat interesant provine dintr-o cercetare recentă [6.11] efectuată la Universitatea Furtwangen. Forma tipică a impulsurilor de comandă pentru o acționare cu motor pas cu pas convențională a fost arătată în fig. 6.2. S-a văzut că spre a evita erorile de pas trebuie ca frecvența de tact să crească după o anumită curbă (fig. 6.2, *b*), pînă la valoarea maximă f_{max}, respectarea unei reguli similare fiind obligatorie la decelerarea rotorului.

Scanned with OKEN Scanner

Caracteristica frecvență-timp depinde însă de condițiile dinamice, în particular de cuplul de sarcină al motorului, ceea ce, evident, creează unele dificultăți. Problema revine la a comanda fazele motorului cu impulsuri de tensiune U_F la intervale de timp scăzătoare $t_0 = 1/f_0$, $t_1 = 1/f_1$, $t_2 = 1/f_2$... unde $f_0 < f_1 < f_2 < f_3$... sînt puncte succesive pe caracteristica frecvență-timp a motorului asociată unei sarcini date (v. fig. 6.12 dreapta-sus, unde cu f_0 s-a notat frecvența de start-stop). De fapt, frecvența nu se modifică de la pas la pas, ci motorul este comandat cu grupe de impulsuri cu frecvență constantă care reproduc punct cu punct caracteristica dorită. În principiu, o astfel de temă se poate rezolva cu ajutorul unui microcalculator și a unui port de ieșire, dar la frecvențe ridicate sistemul se dovedește impropriu.

• Net superioară este schema din fig. 6.12. Blocul principal al dispozitivului, multiplicatorul, efectuează înmulțirea mărimii f_N de la intrarea sa cu un raport α cuprins între 0 și 1. Astfel, dacă blocul în cauză este de k biți, atunci $\alpha = m/2^k$, $m = 1, 2, 3, \ldots 2^k - 1$; de exemplu, pentru $k = 4$ biți, raportul α este cuprins între 1/16 și 15/16. În aceste condiții la ieșirea blocului se obține pentru fiecare valoare a lui α un șir de impulsuri, așa cum se vede în colțul din dreapta-jos al fig. 6.12,



Fig. 6.12. Schema de comandă pentru realizarea unei caracteristici frecvență timp (dreapta-sus) cu alură dorită ; în dreapta-jos : impulsurile de intrare și ieșire ale blocului rate multiplier pentru $\alpha = 5/16$.

Scanned with OKEN Scanner

unde s-a ales spre exemplificare valoarea $\alpha = 5/16$. Se observă că mărimea de ieşire U_A a blocului este formată din grupe de exact 5 impulsuri, mai general, pentru $\alpha = m/16$, grupe de m impulsuri. Însă aceasta înseamnă că U_A, spre deosebire de mărimea de intrare în multiplicator, încetează de a mai fi o funcţie periodică, deci un motor pas cu pas care ar fi comandat direct cu impulsurile U_A ar pierde inevitabil paşi. Este prin urmare necesar să se includă în schemă un bloc suplimentar, capabil să efectueze o mediere a numărului de impulsuri de la ieşirea blocului multiplicator, ceea ce se realizează uşor prin introducerea unui divizor de frecvenţă. Mărimea U_F de la ieşirea acestuia comandă motorul pas cu pas, iar impulsurile respective, reprezentînd drumul parcurs de motor, sînt numărate de blocul următor care comunică cu microcalculatorul. Fiecărei valori a lui α, de exemplu α_r de la ieşirea portului paralel, i se asociază un anumit număr de paşi n_r, iar perechile de valori (α_1, n_1), (α_2, n_2), ... (α_r, n_r)... sînt introduse în memoria microcalculatorului sub forma unui tabel. Programarea devine astfel relativ simplă şi ea se traduce prin prescripţii de forma :

de la 0 la n_1 valoarea lui α este α_1

de la n_1 la n_2 valoarea lui α este α_2, etc.

reprezentabile printr-o curbă în trepte ca în fig. 6.13 (stînga-sus). Însă dependenţa dintre α şi n exprimă de fapt caracteristica frecvenţă-timp (sau frecvenţă număr de paşi) a sistemului. Ca urmare, prelucrarea datelor din tabelă (memorie), pentru o anumită dependenţă între α şi n, se realizează uşor după programul din figură. Înainte de începerea programului numărătorul se aduce la zero şi, pe măsura efectuării paşilor, conţinutul lui este incrementat, astfel încît el corespunde în fiecare moment numărului de paşi parcurşi de motor. Să notăm însă că valoarea momentană citită din numărător poate să fie mai mare sau egală cu numărul de paşi pe care trebuie să-l realizeze sistemul ; acesta este sensul în care trebuie interpretată întrebarea „s-a obţinut valoarea lui n ?" din diagramă. Deci, în cel mai rău caz sistemul poate efectua un pas în plus cu valoarea anterioară a raportului α. Bineînţeles, numărul total de paşi între două stări de repaus ale motorului nu poate depăşi capacitatea numărătorului. Condiţii foarte avantajoase se obţin în practică cu un numărător de 16 biţi şi un procesor 8086 : cu o frecvenţă de tact de 5 MHz rezultă atunci un timp de prelucrare de 50 μs. Frecvenţa maximă realizată de o astfel de acţionare, dotată cu un multiplicator de 10 biţi şi un divizor de frecvenţă 32 : 1, este de 52 kHz la valori mari ale raportului α. În sfîrşit, să observăm că specialistul nu cunoaşte de la început caracteristica optimală de accelerare-decelerare, ci ea trebuie determinată experimental, din aproape în aproape, verificînd permanent

Scanned with OKEN Scanner



Fig. 6.13. Diagrama prelucrării datelor stocate în memoria microcalculatorului din figura precedentă, pentru o anumită dependență între α și n (stînga-sus).

ca motorul să nu piardă pași. Pe de altă parte este important să se rețină că anumite forme ale curbei, de exemplu cea exponențială sau liniară, conduc la timpi de mers mai lungi. Sistemul se dovedește deosebit de avantajos în cazul acționării multiple, pe mai multe axe, în parte datorită faptului că procesorul este mai bine utilizat, iar anumite completări reciproce între subsisteme devin atunci posibile atît în materie de hardware, cît și ca software. ■

Scanned with OKEN Scanner

6.3.3. Motoare pas cu pas în scheme cu reacție

Prin structura sa, motorul pas cu pas pare destinat exclusiv utilizării în scheme cu circuit deschis. El efectuează un pas la fiecare impuls de tact și, dacă anumite condiții sînt respectate, în special referitoare la cuplul de sarcină, atunci pierderile de pași sînt excluse; totodată sistemul este comparativ mai simplu structural decît echivalentul său cu reacție. Cu totul alta este însă situația dacă cuplul de sarcină nu este constant, ci variază în limite largi. Atunci nu se mai poate garanta corespondența univocă între numărul de impulsuri de tact și numărul de pași executați de motor, iar acesta din urmă pierde pași — un efect care din păcate poate să treacă neobservat și să altereze grav rezultatele. În astfel de situații este de preferat ca sistemul să se prevadă cu o buclă de reacție, deși el devine astfel mai complex, deci mai scump. Diferența de cost poate fi substanțială, dar ea este în cele mai multe cazuri compensată de posibilitatea de a realiza cupluri mai ridicate la frecvențe mari.

Elementul cheie al buclei de reacție este traductorul de pași, care, cuplat cu motorul, generează la ieșire o mărime dependentă de drumul parcurs de rotor. Traductorul poate fi realizat prin mijloace mecanice sau optice, prin similitudine cu codificatorul de unghi utilizat la acționările cu motoare de curent continuu din fig. 6.3. Oricum, un astfel de element mărește momentul de inerție rotoric, acționînd ca o sarcină suplimentară, și desigur, crește volumul și costul instalației. Dificultatea poate fi ușor ocolită dacă se utilizează un traductor virtual, capabil să sesizeze trecerea de la un pas la celălalt, în baza informației existente în forma curentului sau a t.e.m. induse. Se pot folosi, de exemplu, valorile maxime și minime ale tensiunii sau curentului, dar momentele în care acestea apar sînt puternic influențate de viteza rotorului și de sarcină; efectul are consecințe neplăcute mai ales la frecvențe mici, cînd rotorul poate prezenta rezonanțe (oscilații) la decelerare și accelerare, așa cum s-a văzut în § 6.2. Mult mai interesantă pare ideea avansată în [6.12], care se bazează pe t.e.m. indusă în înfășurări de magnetul permanent, la rotirea rotorului, și compararea acesteia cu valoarea zero. În acest fel dispar limitările caracteristice celorlalte metode, în special restrîngerea domeniului frecvențelor de lucru. Să ne oprim puțin asupra acestei soluții.

• Schema structurală a acționării cu reacție este vizibilă în fig. 6.14, în partea superioară fiind redate elementele componente ale traductorului de pași: circuitul pentru măsurarea t.e.m. induse, cel pentru eliminarea impulsurilor de tensiune parazite, numărătorul programabil, detectorul de trecere prin zero și circuitul de formare a impulsurilor. Tensiunile v_1, v_2 sînt culese direct de la bornele bobinelor *1* și *2* ale motorului, în timp ce semnalele proporționale cu curenții fazelor, și anume

Scanned with OKEN Scanner


+U1
traductor de paşi
circuit pentru măsurarea t.e.m. induse
circuit pentru eliminarea impulsurilor parazite şi numărător programabil
detector de trecere prin zero şi circuit de formare impulsuri
de la master translator
motor pas cu pas tetrafazat
+U2

Fig. 6.14. Acţionare cu motor pas cu pas în circuit închis.

v_{R1}, v_{R3}, v_{R2}, v_{R4}, se obţin prin intermediul rezistenţelor $R_1 - R_4$, înseriate cu bobinele. Pentru sincronizarea traductorului mai sînt necesare semnalele $v_{C1} - v_{C4}$ şi c_V, c_W preluate de la translator. Pentru rotaţia în sensul acelor de ceasornic avem $c_V = 1$, iar la ieşirea traductorului se obţine semnalul $v_{T1} = 1$, în timp ce rotorul parcurge distanţa dintre faza *1* şi *2*. Apoi semnalul la ieşire este $v_{T2} = 1$, corespunzînd trecerii de la faza 2 la 3, etc. Dacă $C_W = 1$ succesiunea semnalelor va fi $v_{T1} - v_{T4} - v_{T3} - v_{T2} - v_{T1}$... Cuplul motorului obţinut în aceste condiţii la frecvenţa de 1 000 paşi/s depăşeşte cu mult valoarea care ar rezulta la aceeaşi frecvenţă de pas în circuit deschis. Eroarea în sesizarea poziţiei rotorului este mai mică decît 3%. ■

6.4. Concluzii

Evoluția recentă a acționărilor de mică putere destinate aplicațiilor pretențioase indică existența a cel puțin trei direcții de dezvoltare importante. Ele corespund cu tot atîtea probleme majore cu care s-au confruntat și se confruntă încă specialiștii : (a) mărirea preciziei dinamice prin evitarea rezonanțelor rotorului la accelerare și decelerare, (b) simplificarea software-ului cu reducerea corespunzătoare a costurilor de programare (c) evitarea pierderilor de pași la acționările cu cuplu de sarcină variabil în limite largi. S-a văzut că rezonanțele — adică oscilațiile mecanice ale rotorului — apar la frecvențe joase, deci în apropierea poziției staționare, antrenînd erori dinamice importante, uneori imposibilitatea de a poziționa cu precizie axul de ieșire. Ele pot fi însă eliminate dacă curentul prin bobinele motorului este apropiat de sinoidă și adaptat corect diferitelor condiții de funcționare ale motorului, inclusiv cele provocate de variațiile de sarcină. Pe de altă parte software-ul unei astfel de comenzi inteligente poate deveni foarte scump, uneori mai scump decît hardware-ul respectiv. Atunci soluția cea mai naturală este să se facă apel la o interfață inteligentă, chiar dacă ea mărește puțin costul acționării. În sfîrșit, pierderile de pași în condiții de încărcare variabilă în limite largi pot fi evitate, fără a crește totuși inerția rotorului, printr-un traductor de pași plasat într-o buclă de reacție. Rezultă de aici varietatea spectrului de mijloace utilizat de specialiști, ceea ce indică clar că avem de-a face cu un domeniu în plină evoluție, cu o dinamică puternică și aplicații din ce în ce mai extinse.



Scanned with OKEN Scanner

7. Poziţionări de precizie pe 16 biţi

7.1. Introducere

Concomitent cu utilizarea tot mai largă a acţionărilor cu comandă digitală pentru poziţionări de precizie la maşinile-unelte şi în robotică creşte importanţa convertorului D/A din bucla de reacţie a acestor sisteme. Există cel puţin două proprietăţi specifice pe care trebuie să le posede convertorul pentru a da satisfacţie într-o astfel de aplicaţie. El trebuie să aibă în primul rînd o foarte bună liniaritate diferenţială în jurul punctului de zero, deci la semnale de ieşire mici, pentru ca servomotorul de curent continuu, comandat de convertor prin intermediul unui driver, să corecteze suficient de exact eroarea de poziţie. Convertorul D/A al unui astfel de servosistem este comandat de regulă de la un microprocesor şi, din motive practice evidente, legătura între cele două elemente este de dorit să se facă pe cît posibil fără circuite de interfaţare suplimentare. De aici rezultă a doua cerinţă importantă, şi anume, convertorul să fie compatibil cu cele mai răspîndite familii de microprocesoare. În ce măsură pot fi utilizate proprietăţile diferitelor tipuri de convertoare pentru rezolvarea unor probleme practice ale acţionărilor cu mai multe bucle de reglare şi motor de curent continuu, vom arăta în cele ce urmează.

7.2. Poziţionări de precizie cu motoare de curent continuu. Sisteme cu convertoare D/A

Principiul de funcţionare şi particularităţile acţionărilor digitale destinate poziţionării de precizie au fost expuse în mai multe lucrări recente, de exemplu în articolele [7.1], [7.2].

O schemă simplificată, totuşi suficientă pentru analiza de faţă, este cea din fig. 7.1. Se observă că sistemul include mai multe bucle de reglare, pentru viteză şi poziţie, inclusiv o buclă pentru poziţionarea de precizie. Acestea sînt necesare datorită faptului că elementul de execuţie este un motor de curent continuu, la care nu există o dependenţă

Scanned with OKEN Scanner



Fig. 7.1. Schema principială a unui sistem de poziționare cu comandă digitală.

precisă între tensiunea de comandă pe de o parte și viteza rotorului (sau unghiul de rotire al acestuia) pe de altă parte. Pentru rezolvarea problemei se utilizează un codificator de unghi, cuplat cu axul motorului, care furnizează la ieșire trei feluri de informații: asupra vitezei momentane a rotorului, a drumului parcurs de acesta și a sensului de rotire. Rezultă că codificatorul de unghi, realizat de regulă pe principii optice, poate fi privit ca un tahogenerator combinat cu traductor de unghi, tahogeneratorul făcînd parte din circuitul de reglare a vitezei, iar traductorul de unghi — din circuitul de reglare a poziției. Un codificator similar a fost discutat în capitolul precedent (v. fig. 6.3).

Să admitem că se alege o nouă poziție a axului motorului. Atunci convertorul D/A, comandat de microprocesor cu un cuvînt binar, furnizează la ieșire un semnal de curent continuu a cărui mărime reprezintă valoarea prescrisă a vitezei motorului, polaritatea semnalului indicînd pe de altă parte sensul în care trebuie să se rotească rotorul. Rezultă că motorul va accelera pînă ce semnalul de la codificatorul de unghiu, care exprimă viteza momentană a rotorului, devine egal cu semnalul de la ieșirea convertorului D/A. În continuare, viteza motorului rămîne constantă pînă în apropierea poziției finale, cînd microprocesorul începe să reducă viteza pentru a evita fenomenul de suprareglare, adică depă-

Scanned with OKEN Scanner

şirea poziţiei finale. Totodată, funcţie de numărul de impulsuri care exprimă drumul parcurs de rotor şi de numărul de impulsuri necesar pentru atingerea poziţiei finale, microprocesorul comandă convertorul D/A şi, prin acesta motorul, pînă la atingerea poziţiei finale. Corecţia fină a poziţiei, în interiorul unui pas de numărare, se realizează prin închiderea circuitului de poziţionare de precizie. Aceasta permite ca semnalul sinusoidal de la ieşirea tahoconvertorului să fie sesizat la intrarea amplificatorului ca o eroare de poziţie pe care motorul trebuie să o corecteze. ■

Convertorul D/A — prin care se închide atît circuitul de reglare a vitezei, cît şi cel de reglare a poziţiei — joacă aşadar un rol esenţial. El trebuie să aibă pe cît posibil o rezoluţie ridicată şi o bună liniaritate diferenţială la valori mici, apropiate de zero, ale semnalului analogic de ieşire.

● Convertoarele DAC 710 şi DAC 711 (Burr Brown) satisfac aceste condiţii. Ele se dovedesc adecvate pentru comanda servomotoarelor de curent continuu, în sisteme cu mai multe bucle de reglare, cum este cazul sistemului de poziţionare din fig. 7.1.

Concepute special pentru aplicaţii în robotică, convertoarele DAC 710/711 funcţionează după schema bloc din fig. 7.2. În afară de



Fig. 7.2. Schema bloc a convertoarelor DAC 710/711.

Scanned with OKEN Scanner

circuitele tipice pentru convertoarele D/A, incluzînd rețeaua de rezistențe și comutatoare care formează blocul de conversie, acestea mai conțin o sursă de referință și un amplificator operațional rapid. Ultimul este prezent numai la tipul DAC 711 (circuitul cu linie întreruptă), permițînd ca la ieșire să se obțină o tensiune V_{OUT} și nu un curent I_{OUT}, ca la convertorul DAC 710. Valoarea tensiunii, respectiv curentului de ieșire este $V_{OUT} = \pm 10$ V la convertorul DAC 711 KH și $I_{OUT} = \pm 1$ mA la DAC 710 KH. Intrările digitale (pin *1*, MSB, respectiv pin *16*, LSB) sînt compatibile TTL, LSTTL, 54/74 C și 54/74 HC în întreg domeniul de temperaturi și tensiuni de lucru (prag TTL egal cu 1,4 V). În plus, la variații ale intrării în domeniul 0 V—0,8 V pentru logic 0, respectiv 2,4 V—10 V pentru logic 1, tensiunea de ieșire a convertorului nu depășește 0,006% din FSR (Full Scale Range) cu mențiunea că FSR este 20 V pentru DAC 711 KH și 2 mA pentru DAC 710 KH [7.3] Intrările digitale sînt codificate în complement față de 2, dar ele pot fi conectate de utilizator fie pentru codul COB (intrare 0000_H, ieșire +Full Scale și intrare $FFFF_H$, ieșire —Full Scale), fie pentru codul CTC (intrare 0000_H, ieșire —1 LSB și intrare $FFFF_H$, ieșire zero bipolar). Varianta uzuală este cea în care $7FFF_H$ produce la ieșire 0 V (0 mA), 0000_H conduce la +10 V (—1 mA), iar $FFFF_H$ la —10 V (+1 mA).

Pentru aplicațiile care interesează aici cea mai importantă caracteristică a convertoarelor DAC 710/711 este eroarea liniarității diferențiale în apropiere de zero bipolar. Eroarea liniarității diferențiale este definită ca o abatere față de valoarea ideală de 1 LSB la ieșire, atunci cînd la intrare se trece de la un cod adiacent la codul următor. La tipurile DAC 710/711 KH eroarea aceasta nu depășește în procente limitele +0,006 FSR și —0,003 FSR, corespunzînd unor intrări codificate de la $77FF_H$ la $87FF_H$. Pentru sistemele de poziționare de precizie aceasta înseamnă practic următoarele:

— abateri foarte reduse ale valorii prescrise a vitezei (intrarea sumatorului din fig. 7.1) la valori apropiate de zero ale ieșirii convertorului D/A, căci 0,006% din FSR echivalează cu o variație în treaptă cuprinsă între 1 LSB și 3 LSB la ieșire, obținută la tranziția între două coduri adiacente la intrare;

— o monotonicitate garantată de 15 biți, ceea ce înseamnă că, simultan cu creșterea codului digital la intrare, semnalul analogic de la ieșirea convertorului D/A crește sau rămîne constant, în orice caz nu scade; proprietatea aceasta este importantă, deoarece dacă la o creștere a vitezei prescrise, comandată de microprocesor, ar rezulta o scădere a semnalului analogic la ieșirea convertorului, aceasta ar echivala cu inversarea semnalului reacției, deci cu inducerea unei instabilități în sistem. Din acest punct de vedere convertoarele DAC 710/711 KH oferă

Scanned with OKEN Scanner

perfectă satisfacție în practică, monotonicitatea de 15 biți fiind asigurată pentru ±2 048 coduri consecutive la intrare, în întregul domeniu al temperaturilor de lucru (0°C–70°C).

O proprietate nu mai puțin de dorit a convertoarelor D/A utilizate în sistemele de poziționare este o derivă redusă a punctului de zero bipolar. S-a văzut mai înainte că zero bipolar la ieșire (0 V la DAC 711, respectiv 0 mA la DAC 710) se obține cu codul $7FFF_H$. Dacă aplicăm acest cod la intrare, ieșirea analogică nu va rămîne totuși riguros constantă, ci se va schimba în anumite limite cu temperatura. Valoarea maximă a acestei variații, exprimată în ppm FSR (părți promilion FSR)/°C, definește deriva punctului de zero; el nu depășește ±12 ppm FSR/°C la ambele tipuri de convertoare, ceea ce este acceptabil în majoritatea cazurilor practice. Probleme ceva mai delicate pune deriva amplificării, care reprezintă după cum se știe o măsură a modificării FSR cu temperatura în ppm/°C. Valoarea maximă pentru convertoarele DAC 710/711 KH este de ±50 ppm/°C. Cum însă în sistemele de poziționare de precizie convertorul D/A comandă în general un amplificator operațional, trebuie să se țină cont și de aceasta în evaluarea derivei totale, ceea ce nu este totdeauna ușor. ■

• În practică problema se rezolvă totuși relativ simplu cu schema din fig. 7.3. Se observă că circuitul include un convertor DAC 710 (ieșire curent, I_{OUT}), deși în sumatorul sistemului (v. fig. 7.1) mărimile care se adună sînt tensiuni. De aceea, schema este astfel concepută ca la ieșire să se obțină tensiunea V_{OUT} și, totodată, deriva amplificării să se mențină în limite reduse. În acest scop prin intermediul pinului *17*,



Fig. 7.3. Schemă de comandă pentru obținerea unui drift redus.

Scanned with OKEN Scanner

a rezistenței interne de 10 kΩ și a rezistențelor externe R_1, R_2 (TCR $<$ $<$ $\pm$10 ppm/°C) se realizează circuitul de reacție observabil pe figură, care garantează menținerea derivei la valoare redusă. ■

La sistemele executate cu convertoare DAC 710/711 o atenție deosebită trebuie acordată conexiunilor la masă și rezistențelor de contact. Motivul acestor precauțiuni necesare este rezoluția ridicată a convertorului, deoarece la 16 biți, admițind valoarea FSR = 10 V, 1 LSB reprezintă circa 150 μV. Rezultă că o rezistență de contact de numai 50 mΩ, parcursă de un curent de 3 mA, poate conduce la o eroare de 1 LSB la ieșirea convertorului. De aceea se recomandă ca legătura de la convertorul D/A la rezistența de sarcină să fie cît se poate de scurtă, adică rezistența trebuie plasată în apropierea convertorului.

• Dacă sistemul de poziționare admite o ușoară creștere a erorii liniarității diferențiale la semnale apropiate de zero bipolar, de exemplu de la (+0,006, −0,003)% FSR la ±0,006% FSR, se recomandă utilizarea convertoarelor DAC 708/709, a căror compatibilitate cu microprocesoarele de uz curent este net superioară. Aceste convertoare au o rezoluție tot de 16 biți și sînt astfel proiectate încît să conțină toate circuitele de interfațare pentru conectarea directă la magistrala microprocesoarelor de 8 biți uzuale. Două registre tampon pentru octetul superior (biții mai semnificativi), respectiv octetul inferior (biții mai puțin semnificativi) sînt prevăzute la intrare, ceea ce permite stocarea datelor înainte de transformarea lor în registrul tampon al convertorului (fig. 7.4). Blocul următor este cel de conversiune D/A format dintr-o



Fig. 7.4. Schema bloc a convertoarelor DAC 708/709.

Scanned with OKEN Scanner

rețea de rezistențe și comutatoare. Convertorul mai conține o sursă de referință și, în cazul lui DAC 709 (ieșirea tensiune, V_{OUT}), un amplificator operațional de precizie. Ieșirea acestuia din urmă (pinul *14*) se conectează cu 10 V Range (pinul *13*) dacă se dorește reducerea la jumătate a FSR = 20 V. Pe de altă parte, pentru funcționarea bipolară a convertorului, SUM. JUNCT. (pinul *16*) se leagă cu BPO (Bipolar Offset, pinul *17*).

Intrările de date (D0, pin *11*—D7, pin *4*) sînt codificate în BTC (Binary Two's Complement) sau în USB (Unipolar Straight Binary), ultimul presupunînd utilizarea unui invertor logic extern pentru biții cei mai semnificativi, MSB. Totodată convertoarele DAC 708/709 pot fi comandate serie, începînd cu MSB. Logica de control se comandă prin intrările $\overline{\text{CLEAR}}$, $\overline{\text{WRITE}}$ și LATCH ENABLE, iar tipurile DAC 708/709 sînt dotate și cu intrarea $\overline{\text{CHIP SELECT}}$. Intrarea $\overline{\text{CLEAR}}$ permite să se obțină la ieșire zero bipolar (0 V la DAC 709, respectiv 0 mA la DAC 708) comanda efectuîndu-se prin registrul tampon D/A. Natural, zero bipolar rezultă și prin aplicarea codului 0000_H la intrare.

Liniaritatea convertoarelor DAC 708/709 (exprimată prin eroarea maximă față de linia dreaptă care unește +FSR cu −FSR) este de ±0,003% din FSR, deci satisfăcătoare în aplicațiile relativ pretențioase, cum este cea discutată aici, iar eroarea liniarității diferențiale nu depășește, așa cum s-a arătat, ± 0,006 FSR. Deriva amplificării este maximum ±25 ppm/°C în timp ce deriva de zero nu depășește ±12 ppm FSR/°C la utilizarea bipolară și ±5 ppm FSR/°C la utilizarea unipolară. Monotonicitatea atinge 14 biți în întreg domeniul de temperatură.

Comanda interfeței microprocesorului se face cu ajutorul semnalelor CHIP SELECT (pin *23*), WRITE (pin *22*), CLEAR (pin *23*) și LATCH ENABLE (A2, A0 și A1 corespunzînd respectiv pinilor *1*, *2* și *3*), conform diagramei din fig. 7.5. Toate semnalele sînt active în starea inferioară (logic 0). Semnalele A0 și A1 comandă stocarea în registrele low-byte și high-byte a datelor de intrare, iar A2 transferă conținutul acestora prin registrul D/A, în paralel (accesul la oricare dintre registrele covertorului are loc cînd $\overline{\text{CS}}$ este în starea inferioară); apoi datele sînt introduse în rețeaua de rezistențe și comutatoare. Intervalele de timp t_{CW} ($\overline{\text{CS}}$ valid la finele lui $\overline{\text{WR}}$), t_{DW} (Data valid la finele lui $\overline{\text{WR}}$) și t_{WP} (Write pulse width) au toate valoarea minimă de 80 ns. Frecvența de tact maximă în cazul comenzii în paralel este 10 MHz.

Scanned with OKEN Scanner



Fig. 7.5. Diagrama semnalelor de comandă a circuitelor logice.

Pentru a selecționa modul de comandă serie trebuie ca A0 și A1 să fie simultan în starea inferioară. Fiecare bit, începînd cu MSB, este comandat de un impuls $\overline{WR}$, iar în vederea transferului datelor prin registrul D/A semnalul A2 se aduce în logic 0, exact ca în cazul modului de comandă paralel. Și la comanda serie frecvența maximă de tact nu depășește 10 MHz.

Un parametru care nu trebuie neglijat la sistemele de poziționare rapide este *timpul de stabilire* (settling time) al convertorului D/A. Prin acesta se înțelege timpul necesar ca valoarea finală a mărimii analogice de ieșire să se încadreze într-o anumită bandă de eroare (% din FSR), la aplicarea unei variații în treaptă la intrare. Astfel, pentru ca ieșirea să nu depășească limita de eroare de $\pm 0{,}003\%$ FSR la aplicarea unei trepte la intrare egală cu FSR, sarcina fiind de 2 kΩ, este necesar un timp de max. 8 μs. Pentru o treaptă de 1 LSB timpul este de max. 4 μs, variația la intrare fiind de la $FFFF_H$ la 0000_H (sau invers) în cazul bipolar, și de la $7FFF_H$ la 8000_H (sau invers) în cazul unipolar. ■

Scanned with OKEN Scanner

7.3. Concluzii

Cu ajutorul unor convertoare D/A performante pot fi realizate sisteme de poziționare pretențioase [7.3], în esență ca urmare a rezoluției mari și a liniarității diferențiale bune la semnale în jurul valorii de echilibru (zero bipolar). Aceste proprietăți ale convertoarelor asigură corecția eficientă a erorilor mici ale valorii prescrise atît ca viteză, cît și ca poziție. În plus, datorită monotonicității ridicate, convertorul D/A încetează de a mai fi o sursă potențială de instabilități. În alternativă, pot fi utilizate convertoare care asigură o liniaritate diferențială ceva mai modestă, dar cu facilități de interfațare superioare. Cu anumite precauțiuni la montare — în general consecințe ale rezoluției ridicate a convertoarelor — erorile provocate de rezistențele de contact necorespunzătoare pot fi ușor evitate.

Scanned with OKEN Scanner

8. Acţionări de curent continuu cu comandă suboptimală

8.1. Introducere

Acţionările electrice de putere mică utilizate în numeroase domenii tehnice, de la regulatoarele de proces la robotică, respectă mai mult sau mai puţin exact o lege optimală. Aceasta se poate referi la răspunsul sistemului (de exemplu, deplasarea braţului unui manipulator), la mărimea de comandă, sau la ambele. Ultimul caz este cel mai frecvent în practică şi aceasta din motive temeinice, pentru că el oferă posibilitatea să se obţină o mărime de ieşire cu comportare dorită, cu o mărime de comandă convenabilă, care, fiind ea însăşi optimală, nu solicită în mod periculos componentele de la intrarea sistemului. Schema structurală a unei astfel de acţionări cu motor de curent continuu este reprezentată în fig. 8.1. Aici mărimea de ieşire este deplasarea x a axului, iar cu u s-a notat mărimea de comandă. Regulatorul optimal din bucla de reacţie calculează legea de comandă astfel încît o anumită funcţie de u şi x (de regulă o funcţie pătratică) să fie minimă, mai exact, să se obţină un optimum al criteriului de performanţă ales. Legea de comandă poate fi calculată prin rezolvarea ecuaţiei algebrice Riccati a sistemului, sau, mai simplu, cu ajutorul aşa-numitei ecuaţii cuasi-Riccati, prin algoritmul prezentat în [8.1]. O astfel de comandă optimală şi mărimea de ieşire corespunzătoare sînt redate în partea inferioară a figurii, ele referindu-se la situaţia cînd axul de ieşire trebuie să parcurgă distanţa de la punctul $x = x_0$ la punctul $x = 0$ (originea), minimizînd un criteriu pătratic.

Există posibilitatea să ne abatem de la comanda optimală, desigur în limite rezonabile, şi rezultatele să rămînă totuşi bune, iar acţionarea să satisfacă cele mai pretenţioase exigenţe. În acest caz trebuie însă ca sistemul să regleze nu numai poziţia, ci şi viteza, deci să aibă două bucle de reacţie. Bineînţeles, dacă în loc să aibă viteză constantă, motorul din fig. 8.1 şi-ar reduce viteza pe măsură ce axul se apropie de poziţia finală, ne putem aştepta ca aceasta din urmă să fie atinsă cu o precizie foarte mare, fără oscilaţii nedorite. Motorul poate deci să aibă

Scanned with OKEN Scanner



Fig. 8.1. Sistem de acționare cu o singură buclă de reacție și caracteristicile optimale (jos).



Fig. 8.2. Curentul și viteza rotorului la o acționare cu două bucle de reacție.

Scanned with OKEN Scanner

viteza și cuplul maxime pe o mare parte din cursă — o calitate de dorit în orice sistem de acest fel — urmînd ca viteza să devină foarte mică în apropierea punctului final. O astfel de curbă a vitezei se vede în fig. 8.2, în partea superioară a figurii fiind redată curba corespunzătoare a curentului rotoric. În momentul t_1, cînd motorul stă și sistemului i s-a cerut să treacă într-o nouă poziție (schimbarea valorii prescrise) curentul furnizat de amplificator motorului crește la valoarea maximă, ceea ce revine la a spune că semnalul de reacție este nul, ca în sistemele deschise. Curentul rotoric rămîne ridicat (cuplu de accelerație maxim) pînă cînd rotorul atinge viteza maximă v_m, în momentul t_2. Atunci sistemul se închide prin bucla de reacție, iar semnalul produs de traductor comandă reducerea curentului rotoric, deci și a cuplului de accelerare. Motorul continuă să se rotească cu viteza maximă pînă în momentul t_3 cînd este sesizată apropierea de poziția finală și elementul de execuție începe să fie comandat în impulsuri de curent, orientate în sens invers, în vederea reducerii vitezei. Odată ce viteza a ajuns suficient de mică (t_4) se închide a doua buclă a sistemului, pentru comanda poziției, funcționarea avînd loc în continuare numai cu reacție de poziție pînă la atingerea exactă a punctului final. Similitudinea proceselor cu cele de la sistemele cu o singură buclă (fig. 8.1) devine astfel evidentă ; ea reiese de altfel clar la compararea curentului de comandă al motorului $i(t)$, cu comanda oprimală $u(t)$, redată cu linie întreruptă în fig. 8.2.

Implementarea comenzii din fig. 8.2 pune însă probleme tehnice ceva mai grele. Dificultatea nu rezidă în realizarea unei curbe a curentului rotoric ca în fig. 8.2, deoarece aceasta se obține relativ simplu, comandînd sistemul cu ajutorul unui microprocesor, cu un convertor D/A în bucla de reacție și utilizînd ca traductor de poziție și viteză un codificator optic de unghi [8.2], așa cum s-a văzut în capitolele precedente. Probleme ceva mai delicate pune blocul aparent cel mai puțin pretențios, și anume etajul final, deoarece este evident că o variație a curentului cum este cea din figură înseamnă un regim „greu" pentru tranzistorii amplificatorului de putere. Pe lîngă că motorul reclamă un curent foarte mare pentru accelerarea rotorului pînă la viteza maximă condiții extrem de dificile au loc atunci cînd rotorul trebuie să fie reversat în plină turație. Atunci apar în circuit vîrfuri de curent, ceea ce presupune o disipație mare de putere în amplificator. Curentul se reduce după un timp (egal de regulă cu de 2 sau 3 ori constanta de timp a motorului), dar, dacă și sarcina motorului este mare, vîrfurile de curent conduc rapid la condiții de funcționare critice, adică la depășirea așa-numitei zone de funcționare sigură (SOA). Rezultă că realizarea unei acționări cu fiabilitate ridicată depinde foarte mult de calitățile etajului final, de capacitatea lui de a suporta solicitări ridicate. Ne propunem ca în capitolul de față să exemplificăm satisfacerea acestor cerințe în cadrul

Scanned with OKEN Scanner

sistemului de poziționare de precizie al unei mașini-unelte, bazat pe amplificatorul operațional OPA 541 (Burr Brown). Sistemul prezintă similitudini clare cu cel din fig. 6.3, dar aici se va acorda atenție cu precădere problemelor etajului de putere.

8.2. Acționări de curent continuu cu amplificatoare operaționale

• Schema principială a sistemului de acționare este redată în fig. 8.3. Elementul de comandă este microprocesorul (μP). Acesta primește de la codificatorul optic de unghi trei feluri de informații, și anume asupra

— drumului parcurs de rotor;
— direcției de mers a rotorului;
— vitezei momentane a acestuia.

Codificatorul furnizează la ieșire două semnale sinusoidale, A și B, decalate între ele funcție de sensul de rotire, și un semnal de referință pentru poziția inițială, 0. Frecvența semnalelor A, B este proporțională cu turația rotorului. Semnalele sînt apoi formate în circuitele A_A, T_B, astfel încît, la intrarea microprocesorului ele se aplică sub forma mărimilor logice STA, STB. La acestea se adaugă semnalul STF pentru po-



Fig. 8.3. Schema acționării cu motor de curent continuu comandat cu amplificatorul operațional OPA 541.

ziția inițială, necesar deoarece, așa cum s-a văzut, reacția de viteză singură nu poate garanta poziția rotorului cu suficientă precizie. Funcție de semnalele STA, STB și STF microprocesorul calculează toate datele referitoare la rotirea rotorului, transmițînd apoi mai departe comenzile prin intermediul convertorului D/A (viteză + sens de rotire) și ieșirii STROBE (poziție). Totodată tahoconvertorul conectat la ieșirea codificatorului de unghi generează un semnal de curent continuu U_T a cărui mărime este proporțională cu viteza și al cărui sens depinde de sensul de rotire al rotorului. La intrarea comparatorului se aplică așadar diferența a două mărimi analogice, adică un semnal care exprimă eroarea de viteză, la început (pînă în apropierea poziției finale) și eroarea de poziție la sfîrșit, după ce prin comanda STROBE și închiderea contactului K comanda procesului a fost preluată de tahoconvertor. Prin modularea mărimii de ieșire a unui oscilator local se obțin astfel pulsuri modulate în lățime (PWM) cu care se comandă etajul final și, prin acesta, motorul de curent continuu.

În calitate de etaj final de putere se utilizează un amplificator operațional OPA 541 BM. Acesta poate fi alimentat cu o tensiune simetrică pînă la ± 40 V și furnizează curenți de ieșire pînă la 5 A. Amplificatorul operațional poate fi alimentat și dintr-o sursă asimetrică, bineînțeles cu condiția ca tensiunea totală să nu depășească 80 V, dar aici s-a preferat sursa simetrică $\pm V_s$ de care oricum este nevoie pentru alimentarea celorlalte blocuri ale sistemului (amplificatorii erorilor de viteză și poziție etc). Schema amplificatorului operațional poate fi văzută în fig. 8.4,



Fig. 8.4. Schema amplificatorului OPA 541 și legăturile la pini.

Scanned with OKEN Scanner

împreună cu legăturile la pini (colțul din dreapta-sus). Semnalul de intrare a fost notat aici cu $\pm I_n$, iar cel de ieșire cu V_{OUT}. O proprietate interesantă este faptul că, deși sursa este simetrică, amplificatorul are nevoie de o singură rezistență exterioară R_{CL} pentru limitarea curentului de ambele sensuri. Acest avantaj nu este deloc neglijabil în practică deoarece prin rezistența R_{CL} trece tot curentul de ieșire și, ca urmare, ea trebuie să aibă o disipație corespunzătoare (3,25 W pentru $I_{OUT} = 5$ A curent continuu). Valoarea aproximativă a rezistenței de limitare se poate calcula cu relația

$$R_{CL} = (0{,}809/|I_{LIM}|) - 0{,}057$$

unde I_{LIM} este curentul limită. Relația aceasta nu ține însă cont de temperatura T_C a integratului decît indirect, prin curentul I_{LIM}. Or, se știe că datorită coeficientului de temperatură al joncțiunii bază-emitor valoarea curentului limită scade la temperaturi ridicate și crește la temperaturi reduse. De aceea este mai convenabil ca în aplicații să se utilizeze curbele din fig. 8.5, redate pentru două temperaturi și anume $T_C = -25°C$ și $T_C = +85°C$. curbe care exprimă valoarea lui R_{CL} funcție de I_{LIM} ales.

Anumite precauțiuni trebuie oricum luate la montarea integratului OPA 541. Astfel, paralel cu sursa de alimentare trebuie să fie conectat un condensator (ceramic sau cu tantal) de capacitate potrivită, plasat



Fig. 8.5. Dependența rezistenței de limitare R_{CL} de curentul limită I_{LIM}.

de preferință lîngă pinii *3* și *6*, prin care se alimentează integratul. Spre a evita distorsiuni ale formei semnalelor, sau chiar oscilații, circuitele de intrare se plasează pe cît posibil la distanță de circuitele de ieșire. Condensatorul și rezistențele conectate în paralel cu motorul pentru suprimarea perturbațiilor produse de contactele alunecătoare (perii) se vor depărta de asemenea de circuitele de intrare ale integratului. Capsula metalică TO-3 a integratului este izolată de circuite, ceea ce creează condiții excelente de evacuare a căldurii, de care specialistul trebuie să profite. Ca la toate amplificatoarele de putere, parametrul de referință este aici temperatura capsulei T_C, și nu temperatura mediului ambiant, ca la amplificatoarele de semnal. Astfel, rezistența termică joncțiune-capsulă a lui OPA 541 BM este de circa 1,25°C/W, pe cînd rezistența termică joncțiune-ambiant atinge 30°C/W (fără radiator). Amplificatorul OPA 541 dispune așadar de condiții foarte bune de transmitere a căldurii spre radiator, ceea ce evident nu ar fi cazul dacă între capsulă și circuitele integratului ar exista un contact electric ; atunci ar trebui să se utilizeze izolatori (de exemplu de mică), ceea ce ar majora cu cel puțin 0,7°C/W rezistența termică, înrăutățind considerabil condițiile de răcire. În orice caz, deoarece temperatura joncțiunii nu trebuie să depășească 150°C, performanța termică trebuie verificată în fiecare aplicație particulară, prin măsurarea temperaturii T_C a capsulei, ținînd cont atît de sarcina integratului, cît și de condițiile de mediu. După cum se va vedea imediat, atunci cînd integratul comandă un motor de curent continuu există mai mulți factori de care trebuie să se țină cont spre a nu depăși temperatura limită a joncțiunii. ■

8.3. Comanda motorului de curent continuu

Indiferent de tipul amplificatorului de putere, dacă sarcina sa este un motor de curent continuu, acesta pune probleme dificile din mai multe puncte de vedere. Întîi datorită faptului că orice motor de acest tip reprezintă o sarcină cu caracter dominant reactiv, ceea ce atrage după sine, în timpul regimurilor tranzitorii (reversări ale sensului de mers, etc.) un decalaj între tensiunea și curentul rotoric. O consecință imediată decurge de aici : momentul trecerii prin zero a tensiunii pe sarcină — moment în care toată tensiunea sursei apare pe tranzistorii etajului final — nu coincide cu trecerea prin zero a curentului ; mai mult, curentul este de regulă destul de mare pentru ca puterea instantanee pe tranzistor (produsul tensiune × curent) să conducă, în timp, la o creștere periculoasă a temperaturii joncțiunii. Efectul poate fi ușor vizualizat pe osciloscop, dacă deflecția pe orizontală este proporțională

Scanned with OKEN Scanner



Fig. 8.6. Curbele de funcţionare sigură (SOA) ale amplificatorului OPA 541 şi caracteristica sarcinii (motor MCX 5/3).

cu curentul I_M al motorului, iar deflexia pe verticală — proporţională cu tensiunea U_M. Utilizînd semnalele sinusoidale, cu o frecvenţă suficient de mică, astfel ca motorul să le poată urmări, se obţine pe ecran o elipsă, ca în fig. 8.6. (în loc să se obţină un cerc ca în cazul sarcinii pur active). Ca urmare, puterea instantanee pe tranzistor este maximă în momentul cînd tensiunea U_M pe motor este nulă, iar curentul ia valoarea $+I_0$ respectiv $-I_0$. Aceste vîrfuri de putere încălzesc tranzistorii finali, funcţie bineînţeles de durata lor şi de numărul reversărilor pe unitatea de timp. Pe de altă parte la fiecare poziţionare sistemul trebuie să realizeze o caracteristică optimală (fig. 8.2), ceea ce presupune accelerări rapide pînă la turaţia maximă, deci o cantitate suplimentară de căldură pe tranzistorii finali, eventual pe integratul care îi include, cum este cazul de faţă. Pentru ca temperatura joncţiunii să nu depăşească 150°C trebuie să nu se treacă în nici un caz peste valorile care definesc caracteristicile SOA (zona de funcţionare sigură, safe operating area) pentru integratul în cauză, în particular curbele din fig. 8.6 pentru OPA 541. Ele redau curentul admisibil $|I_A|$ funcţie de tensiunea pe tranzistor $|V_S - V_{OUT}|$, unde V_S este tensiunea sursei, iar V_{OUT} — tensiunea de ieşire. Curbele au ca parametru temperatura capsulei T_C şi este clar că

Scanned with OKEN Scanner

cele mai severe condiţii corespund temperaturii $T_C = 125°C$. Admiţînd că rezistenţa de limitare R_{CL} este corect aleasă ea „taie" vîrfurile de curent, dar trebuie să se ţină cont de faptul că, totodată, se reduce valoarea maximă a cuplului de acceleraţie şi situaţia aceasta ar putea compromite caracterul optimal al funcţiei de comandă. Rezultă clar de aici legătura strînsă dintre proprietăţile amplificatorului final şi condiţiile de implementare a comenzii optimale. Oricum, caracteristicile SOA din fig. 8.6 oferă posibilităţi destul de largi pentru comanda optimală a acţionărilor electrice cu motor de curent continuu ; de exemplu funcţionînd pe caracteristica $T_C = 25°C$ la un curent de 6 A tensiunea $V_S - V_{OUT}$ atinge 20 V, ceea ce este suficient în majoritatea aplicaţiilor. La această temperatură tensiunea de ofset a intrării (± 15 μV/°C la integratul OPA 541 BM) este în general neglijabilă.

• Regimul cel mai greu pentru integrat rămîne, totuşi, cel de reversare repetată. Modul în care amplificatorul operaţional OPA 541 răspunde practic acestui regim reiese din fig. 8.7. Sarcina integratului este un motor MCX-5/3 cu tensiunea nominală de 34 V. Pentru asigurarea



Fig. 8.7. Curentul şi tensiunea rotorică la comanda motorului fără sarcină (sus) şi cu sarcină (jos) la o frecvenţă de comandă de 5 Hz.

Scanned with OKEN Scanner

condițiilor de răcire integratul este dotat cu un radiator a cărui rezistență termică a fost dimensionată după formula

$$O_{HS} = \frac{T_C - T_{AMB}}{P_{MAX}}$$

unde T_{AMB} este temperatura ambiantă, iar P_{MAX} — puterea disipată maximă. Rezistența de limitare a curentului are valoarea $R_{CL} = 0{,}78\ \Omega$. Din figură se observă că la o tensiune $V_M = \pm 34$ V cu formă aproximativ dreptunghiulară, în cazul motorului fără sarcină, curentul are o creștere lentă pînă la 1,2 A (respectiv $-1{,}2$ A); rezistența de limitare R_{CL} intervine în acest caz relativ puțin în proces. Din contră, în cazul motorului cu sarcină inerțială valoarea de palier a curentului crește la 1,85 A și se vede clar că rezistența R_{CL} taie vîrful de curent, care altfel ar putea distruge tranzistorul final. Se observă că impulsul de curent rămas nu depășește circa 8% din semnal și, pe de altă parte, are o durată redusă, $T_i \approx 7$ ms. În aceste condiții este clar că temperatura joncțiunii nu atinge valoarea limită, chiar la o temperatură ambiantă ridicată și chiar dacă regimul de reversări repetate este de lungă durată.

O situație de excepție, a cărei prezență nu trebuie totuși neglijată în practică, este cea în care ieșirea integratului este accidental pusă la masă. În acest caz toată tensiunea sursei se aplică pe tranzistorul final și, pentru a evita consecințele neplăcute, curentul limită I_{LIM} trebuie ales mai mic. Astfel, pentru o tensiune a sursei $V_S = \pm 34$ V se recomandă ca I_{LIM} să nu depășească 1,8 A, valoare care garantează integritatea tranzistorului final pentru cazul scurtcircuitului la masă. ■

8.4. Concluzii

Datorită rezistenței termice reduse între joncțiune și capsulă, amplificatorul operațional (de exemplu, OPA 541) se dovedește potrivit pentru comanda acționărilor de precizie, dotate cu motoare de curent continuu. Întrebarea esențială cu care este confruntat utilizatorul (cît de mare trebuie să fie aleasă rezistența de limitare R_{CL}, deci cît trebuie redus curentul I_{LIM} pentru ca integritatea tranzistorului final să fie garantată în toate regimurile și totodată să se asigure accelerația maximă necesară comenzii optimale a sistemului?) capătă astfel un răspuns mai simplu, datorită limitelor relativ largi ale caracteristicii SOA a integratului.

Scanned with OKEN Scanner

Totodată, faptul că este necesară o singură rezistență de limitare R_{CL}, chiar în cazul alimentării integratului dintr-o sursă simetrică cu tensiunea $\pm V_s$, simplifică și ieftinește acționarea, deoarece R_{CL} este o rezistență de putere. În sfîrșit, trebuie remarcat că timpul de stabilire la 0,1 % pentru o treaptă de tensiune de 2 V nu depășește 2 μs, ceea ce poate fi considerat un răspuns instantaneu în raport cu constantele de timp ale motorului de curent continuu. Ca urmare, asemenea integrate nu înrăutățesc în nici un fel condițiile de stabilitate ale sistemului automat, acestea fiind determinate exclusiv de restul elementelor sistemului, în special de sarcina inerțială a motorului și de coeficientul de amortizare total.

Scanned with OKEN Scanner

CREŞTEREA FIABILITĂŢII SISTEMELOR AUTOMATE MICROELECTRONICE

9. Fiabilitatea circuitelor integrate. Estimare, modelare, predicţie

9.1. Introducere

Începînd cu anul 1980 densitatea de împachetare a depăşit 10^4 componente pe o pastilă cu suprafaţa sub 1 cm^2. Ceea ce este mai interesant, odată cu această creştere spectaculoasă în complexitate a integratelor, se produce şi o reducere drastică a costurilor : în decurs de 5 ani, între 1980 şi 1985, preţul mediu pe unitatea logică (poartă) a scăzut de peste 15 ori. Aceste schimbări pun problema *fiabilităţii* sistemelor cu microprocesoare într-o lumină aparte, deoarece s-a observat că dacă într-un astfel de sistem fiabilitatea scade sub 0,8 costurile de întreţinere depăşesc preţul echipamentelor. Astfel, dacă fiabilitatea (adică probabilitatea de funcţionare corectă într-un interval de timp dat) scade la 0,6 costurile de întreţinere devin de două ori mai mari decît preţul echipamentului, la o fiabilitate de 0,4, de 4 ori mai mari, la 0,2 de 8 ori mai mari etc. Rezultă că dacă fiabilitatea este redusă sub o anumită limită, costurile totale (preţul echipamentului + costurile de întreţinere) cresc foarte mult. Consecinţele care decurg de aici sînt în general grevante, pentru că cheltuielile suplimentare includ nu numai depistarea defectelor şi reparaţiile propriu-zise, ci şi pierderile provocate de întreruperea în serviciu, care pot fi foarte mari. Aşa se explică de ce în ultimul timp specialiştii acordă o atenţie sporită mijloacelor de depistare şi corecţie automată a erorilor (deşi acestea scumpesc echipamentul), ca şi elaborării unor metode mai eficiente pentru creşterea fiabilităţii integratelor — domeniu în care recent s-au făcut progrese importante, au apărut instrumente noi de analiză, s-au experimentat procedee de

Scanned with OKEN Scanner

testare noi ; mai mult, anumite puncte de vedere tradiţionale s-au schimbat. Ne propunem să examinăm această evoluţie, cu implicaţii practice dintre cele mai importante, relevînd cîteva din trăsăturile ei esenţiale.

Creşterea în complexitate a integratelor moderne ascultă de o lege logaritmică. Tot un caracter logaritmic are şi reducerea costurilor. Este posibil ca în viitor aceste legi să nu mai fie respectate riguros, iar creşterea, respectiv scăderea, să fie mai puţin pronunţate. Totuşi, problema ponderii mari a costurilor de întreţinere rămîne în esenţă aceeaşi, fiind necesare măsuri mai eficiente pentru creşterea fiabilităţii. De fapt, efectele neplăcute ale erorilor se înlătură începînd cu faza de proiectare ; dacă în acest stadiu nu sînt respectate anumite reguli stricte — privitoare atît la hardware, cît şi la software — mai tîrziu este dificil să se localizeze defectele prin testae. Deosebim în acest sens o fiabilitate referitoare la hardware şi una referitoare la software, deşi distincţia este mai degrabă metodologică. În capitolul de faţă ne ocupăm numai de aspectele care ţin de hardware, accentul căzînd pe unele procedee recente de modelare a fiabilităţii, a căror relevanţă practică este demonstrată. Se vor prezenta modele specifice fiecărei „vîrste" a circuitelor integrate — distincţie necesară deoarece şi factorii responsabili de defectare sînt diferiţi de la o perioadă de viaţă la alta. Cîteva dintre modele vor fi ilustrate prin exemple numerice, în intenţia de a uşura implementarea lor. Însă înainte de aceasta, vom încerca să dăm un răspuns la două întrebări : în ce măsură defectele unui integrat pot fi evidenţiate printr-o procedură adecvată de testare ? Şi ce se întîmplă cu defectele care nu pot fi depistate, datorită însăşi structurii integratului, mai exact, a lipsei lui de transparenţă ?

9.2. Testabilitate şi transparenţă

Controlul de calitate al circuitelor integrate implică de regulă proceduri de testare pretenţioase, deci de durată [9.1]. La integratele simple procedura uzuală este să se aplice la intrare toate combinaţiile de stări posibile şi să se analizeze semnalele de ieşire. Dacă integratul este mai sofisticat această strategie de testare nu mai dă satisfacţie, din cauza numărului enorm de combinaţii de stări posibile, de natură să mărească inacceptabil durata testului. În această situaţie se practică o testare incompletă, care reclamă un timp rezonabil, compromisul între exigenţele de testare şi durată depinzînd de tipul integratului. Astfel, testarea microprocesoarelor este prin natura lucrurilor incompletă, chiar în cazul testelor efectuate de producător, care dispune de informaţii mult mai multe despre integrat decît utilizatorul. Producă-

Scanned with OKEN Scanner

torul apelează de preferință la testarea prin *simulare logică în timp real*: funcțiile microprocesorului sînt reproduse pe un calculator, cu viteză de prelucrare suficient de ridicată, apoi parametrii funcționali ai microprocesorului, prevăzuți la proiectare, sînt verificați în raport cu acest „microprocesor simulat". Pentru utilizator un alt procedeu este poate mai la îndemînă, și anume, testarea în comparație cu un obiect de referință, presupus fără defecte. Microprocesorul de referință și cel testat funcționează acum în paralel, în sensul că aceleași date se aplică la ambele intrări și se compară mărimile de ieșire. Procedura este relativ simplă dar anumite puncte slabe există totuși, de exemplu nesiguranța privitoare la buna funcționare a obiectului de referință, ca și faptul că testul trebuie să excludă anumite combinații ale datelor de intrare, spre a menține timpul de testare în limite acceptabile.

La integratele complexe problema cea mai delicată a testării este accesibilitatea celor mai importante puncte ale logicii — iar asigurarea acestei proprietăți, denumită *transparență*, este din nou o sarcină a proiectării. O sarcină deloc simplă, dacă ținem cont de alura curbei din fig. 9.1, care redă creșterea anuală a densității de împachetare a integratelor, exprimată în număr de unități logice (porți)/mm² pastilă. La nivelul anului 1986 aceasta revine la circa 10^5 porți pe o pasilă de 1 cm², ceea ce trădează o structură destul de complexă. Întrebarea care se pune este: în ce măsură avem acces la această structură prin intermediul contactelor de intrare/ieșire ale integratului? Conform legii lui Rent, la integratele cu circa 3000 de porți ar trebui să avem 1 contact exterior la 4 porți. Tendința de a mări funcționalitatea integratelor a condus însă la modificări importante ale acestui raport, în sensul că azi dispunem de integrate cu 1 contact exterior (pin) pentru 20 de porți — o conjunctură care numai în favoarea transparenței nu este.



Fig. 9.1. Creșterea densității de împachetare a circuitelor integrate.

Scanned with OKEN Scanner

În cazul rețelelor logice secvențiale existența conexiunilor de reacție reduce și mai mult transparența, cu consecințe destul de neplăcute, căci în acest caz numărul de pași necesar pentru testarea completă a integratului crește exponențial cu numărul conexiunilor de reacție. Trebuie să ținem cont și de timpul de calcul necesar pentru stabilirea eșantionului de testare, timp care variază neliniar cu numărul de porți (deci cu complexitatea integratului) în sensul că dacă acest număr crește să zicem de k ori, timpul de calcul se mărește cu factorul $k^{2,2}$. În sfîrșit, nici spațiul necesar în memorie destinat programelor de testare nu trebuie neglijat, mai ales în cazul circuitelor logice secvențiale mari [9.2]. Rezultă că de la un anumit grad de complexitate în sus cheltuielile de testare devin grevante, atît datorită reducerii transparenței, cît și creșterii costurilor auxiliare. Apare astfel mai interesantă o altă alternativă, și anume aceea de a împărți integratul în mai multe subunități funcționale, ceea ce este perfect posibil dacă la proiectare se ține cont de anumite reguli sintactice astfel concepute ca să permită o bună decuplare a modulelor între ele. Atunci, din punctul de vedere al testării modulele se comportă oarecum „independent" și este de așteptat ca aplicarea conceptului de modularitate să aibe un efect bun asupra testabilității, făcînd cheltuielile de testare să crească aproximativ liniar cu numărul de porți, ceea ce înseamnă o situație indiscutabil mai bună.

• Implementarea acestei idei de către IBM a confirmat pe deplin ipoteza. Ansamblul de reguli sintactice utilizat este cunoscut sub indicativul LSSD (Level Sensitive Scan Design) și un exemplu de aplicare tipic îl constituie sistemul din fig. 9.2. La proiectarea acestuia s-au urmărit cu prioritate două obiective, și anume :

— funcționarea rețelei logice secvențiale să nu depindă de timpul de conectare, respectiv deconectare, al porților, nici de întîrzierea provocată de rețea ;

— toate elementele de memorie interne ale integratului să fie accesibile din afară ; aceasta se poate realiza prin dispunerea lor în lanț, cu începutul și sfîrșitul conectate la două contacte externe, elementele de memorie fiind astfel concepute ca să funcționeze ca registre de deplasare ; o singură deplasare „în afară" permite în acest caz accesul la toate elementele de memorie.

Celulele registrelor de deplasare, notate cu R_1, R_2, sînt formate din bistabile, cu o structură specială, vizibilă în partea inferioară a fig. 9.2. Sistemul este comandat de impulsurile de tact T_1 și T_2 decalate cu 180° el., în sensul că atît timp cît $T_1 \neq 0$ avem $T_2 = 0$ și reciproc. Impulsurile T_1 comandă numai o parte a sistemului, compusă din rețeaua logică secvențială *1* și registrele de deplasare aferente, și o afirmație similară se poate face despre T_2, cu rețeaua *2*. Să remarcăm însă că

Scanned with OKEN Scanner



Fig. 9.2. Schema de principiu a unui sistem LSSD cu două impulsuri de tact, T_1 și T_2; structura registrelor de deplasare (jos) asigură o testabilitate mărită.

impulsul T_2 nu poate fi aplicat imediat după anularea impulsului T_1, căci trebuie să se țină cont și de timpul necesar ca semnalele $Y_{11} \ldots Y_{1i}$ transmise prin reacție să fie prelucrate în rețeaua logică 2. Abia după aceea se poate aplica T_2. Același lucru este valabil pentru semnalele $Y_{21} \ldots Y_{2j}$. Un parametru important al sistemului este deci pauza dintre T_1 și T_2, suficient de lungă ca toate modificările de stare din

Scanned with OKEN Scanner

rețelele logice să aibă timp să se efectueze. În plus, durata impulsurilor de tact T_1, T_2 trebuie astfel aleasă ca bascularea bistabililor să fie asigurată.

Condițiile precedente se traduc printr-o serie de reguli de proiectare stricte [9.3] privitoare la bascularea bistabililor și la impulsurile de tact, reguli care, odată implementate, garantează o bună testabilitate a sistemului. Bineînțeles, există un preț care trebuie plătit pentru testabilitatea superioară a sistemului LSSD, căci bistabilii registrelor de deplasare din fig. 9.2 sînt vizibil mai complecși decît bistabilii obișnuiți; costurile suplimentare nu depășesc însă 20% din prețul integratului — o creștere rezonabilă dacă ținem cont de avantajele testabilității. Integratul trebuie însă să posede 4 contacte exterioare în plus. ■

Cu toate că realizarea unor integrate cu testabilitate superioară constituie o linie de cercetare modernă, cu rezultate de pe acum notabile și perspective foarte bune, aceasta nu diminuează în nici un caz importanța mijloacelor și metodelor utilizate de producători pentru diminuarea principalelor surse de defecte ale integratelor. Din acest punct de vedere se observă în ultimul timp apariția unor elemente noi. Să ne oprim puțin asupra lor.

9.3. Evitarea defectelor timpurii. Proceduri „burn-in" moderne

Instrumentul cel mai comod pentru a exprima defectarea circuitelor integrate este curba $\lambda(t)$. Ea exprimă modul în care variază în timp așa-numita *rată a căderii*, adică densitatea probabilității de defectare la momentul t, cu condiția ca produsul să nu fi căzut înainte de acest moment. Funcția $\lambda(t)$ este redată pe fig. 9.3 atît sub formă grafică, cît și analitică; aici $f(t)$ este densitatea de probabilitate a variabilei aleatoare (adică intervalul de timp din momentul cînd integratul începe să funcționeze, pînă în momentul cînd se defectează), iar $F(t) < 1$ este funcția de repartiție aferentă. Curba $\lambda(t)$, cu forma ei familiară de „cadă de baie", are trei domenii distincte, corespunzînd respectiv defectelor timpurii, apoi căderilor sporadice din timpul vieții utile a integratelor și, în sfîrșit, defectelor provocate de îmbătrînire. Defectele timpurii — consecințe directe ale diferitelor greșeli de fabricație — se exprimă prin porțiunea cu $\lambda(t)$ scăzător a curbei. După cîteva sute de ore de funcționare această fază se poate considera încheiată, iar rata căderii devine aproximativ constantă, $\lambda(t) = \lambda$. Începe perioada de viață utilă, care durează circa 20 ani sau mai mult, caracterizată prin căderi sporadice,

Scanned with OKEN Scanner

aleatoare. Densitatea de probabilitate $f(t)$ corespunde în acest caz binecunoscutei *repartiții exponențiale*. Ultima porțiune a curbei, cu $\lambda(t)$ rapid crescător, este specifică pentru defectele de îmbătrînire, cînd uzura fizică sub efectul solicitărilor termice și electrice devine preponderentă. Ne vom concentra întîi asupra defectelor timpurii, cu mecanismele lor de cădere tipice, ca și asupra principalelor mijloace de contracarare a acestora.

Pe fig. 9.3 se observă că același mecanism de cădere poate afecta mai multe regiuni ale curbei $\lambda(t)$. De fapt, fiecare mecanism are efect asupra fiecărei regiuni, doar că în unele cazuri efectul este minor, și de aceea nu a mai fost evidențiat pe figură. Pentru a aprecia ponderea diferitelor mecanisme în procesul de deteriorare a produselor, calea cea mai convenabilă este să se stabilească energia de activare termică asociată fiecărui mecanism. Cu cît această energie este mai mare, cu atît crește frecvența defectelor datorită mecanismului respectiv. Energiile de activare ale diferitelor mecanisme de cădere sînt redate în parantezele de pe fig. 9.3 în eV ; ele exprimă ponderea diferitelor mecanisme în totalitatea căderilor care se produc la o anumită creștere de temperatură. Dacă de exemplu, integratele sînt supuse unei creșteri de temperatură de la 75°C la 120°C ne putem aștepta ca exemplarele căzute dato-



Fig. 9.3. Rata căderii circuitelor integrate și principalele mecanisme de defectare ; în paranteze : energiile de activare termică în eV, pentru cazul memoriilor EPROM.

Scanned with OKEN Scanner

rită defectelor pastilei de siliciu (energie de activare 0,3 eV) să fie mult mai puține decît cele căzute printr-un mecanism de contaminare (energie de activare 1,2 eV). Fig. 9.3 redă energiile de activare pentru cazul unor integrate particulare, și anume memorii EPROM-MOS cu canal n, dar valorile sînt valabile cu aproximație și pentru alte integrate de complexitate comparabilă.

Mecanismele de defectare menționate în fig. 9.3 sînt în genere bine cunoscute; ele nu necesită explicații speciale, poate cu o singură excepție, și anume, trecerea în starea de conducție a stratului de oxid al porții. Se știe că curentul care se închide între poartă și substratul de siliciu trebuie să fie mai mic decît 10^{-19} A (circa 1 electron/s). Diferite erori de fabricație pot însă provoca creșterea acestui curent; funcție de polarizare, curentul trece atunci fie spre poartă, fie în sens opus, ceea ce conduce la stocarea eronată a unui bit = 0, respectiv 1, în celulele de memorie.

Ca mai toate mecanismele de defectare legate de erorile de fabricație (caracteristice pentru faza defectelor timpurii ale produselor), conductanța nedorită a stratului de oxid se evită printr-un proces de îmbătrînire accelerat, cu solicitări termice și electrice mari. Procedeele în cauză se numesc „burn-in"; ele sînt urmate de regulă de un *test de selecție* (screening), prin care se elimină componentele defecte și, pe de altă parte, se obțin informații asupra ratei de cădere a lotului respectiv. Astfel, măsurarea ratei de cădere a memoriilor EPROM revine practic la un burn-in de 48 ore la o temperatură de 125°C, echivalent cu o funcționare de 250—500 ore la 55°C. Rezultatele obținute pe această cale de Intel cu integratul 2716 indică o rată medie a căderii de 0,2%, cu o puternică dominanță a defectelor stratului de oxid (67 integrate din totalul de 73 cu diverse defecte [9.4]). Desigur, un timp de funcționare de 250 ore la 55°C, chiar și prin echivalență, permite atingerea domeniului de viață utilă din fig. 9.3, cînd căderea integratelor capătă caracter preponderent aleator.

Exemplul precedent arată clar că factorii temperatură și durată sînt interdependenți. De fapt, pe aceasta se bazează „accelerarea" îmbătrînirii în orice procedeu „burn-in": o durată cu atît mai scurtă, cu cît temperatura de lucru este mai mare. Justificarea teoretică este oferită de *ecuația lui Arrhenius*, care atestă că viteza de reacție chimică crește exponențial cu temperatura. Transpunînd aceasta în termeni de fiabilitate rezultă că durata de viață a produselor scade cu creșterea temperaturii, și anume, după curbele din fig. 9.4. Desigur, diversele mecanisme de defectare sînt influențate de această lege în mod diferențiat, și anume, funcție de energia de activare termică respectivă, efectul cel mai puternic corespunzînd la 1,4 eV (pierderi de sarcină,

Scanned with OKEN Scanner



Fig. 9.4. Durata de viață a integratelor funcție de temperatură pentru diverse energii de activare termică.

v. fig. 9.3) și cel mai slab la 0,3 eV (defecte de rupere a oxidului de sub poartă, defecte ale pastilei de siliciu). Pe de altă parte, durata de viață poate fi interpretată ca fiind durata testului pînă în momentul căderii și, în această accepțiune, luînd ca referință curba de 0,3 eV din fig. 9.4, un test de 70 ore la 50°C echivalează cu unul de 20 ore la 85°C, sau cu un test de 10 ore la o temperatură de 125°C. Se pune însă întrebarea: cît de departe putem merge cu reducerea duratei și creșterea temperaturii? Este evident că aplicarea procedurii „burn-in" la o temperatură mai mare decît valoarea limită din specificația integratului este lipsită

Scanned with OKEN Scanner

de semnificație ; de aceea, temperatura se alege de regulă între 100°C și 150°C, iar durata se reduce rareori sub 48 ore [9.5].

Tensiunea aplicată integratelor în perioada de burn-in este și ea corelată cu durata, în sensul că durata testului poate fi mult redusă dacă operăm cu tensiuni supranominale. Și aici există, desigur, limite care nu trebuie depășite. În cadrul așa-numitului *burn-in dinamic* integratele supraîncălzite sînt supuse unui regim de lucru apropiat de cel nominal ca tensiune, frecvență, forme de impulsuri etc. Procedeul se dovedește extrem de eficient pentru evidențierea anumitor mecanisme de defectare, în particular a defectelor oxidului (conducție, rupere) și migrării de electroni. În aceste condiții un „burn-in" de 100% echivalează practic cu eliminarea defectelor timpurii. Cheltuielile legate de o astfel de procedură sînt bineînțeles mai mari, ceea ce se reflectă în costul integratului ; în plus, produsele sînt imobilizate cîteva zile pentru testare. Întrebarea care se pune este în ce măsură sînt compensate aceste dificultăți, printr-o funcționare ireproșabilă a produselor în perioada de viață utilă ? Răspunsul este oferit de așa-numitele modele de predicție.

9.4. Căderile sporadice. Modelul de predicție exponențial

S-a văzut că în perioada de viață utilă rata căderii este aproximativ constantă, $\lambda(t) = \lambda$; intervalul în cauză durează circa 20 ani sau mai mult, timp în care produsele cad după legea evenimentelor rare (Poisson), cu alte cuvinte defectele sînt sporadice. Fiabilitatea $R(t)$ a integratelor se exprimă atunci prin modelul exponențial redat în fig. 9.5, unde timpul t a fost normat prin divizare cu $m = 1/\lambda$. Aici m are semnificația de *interval de cădere mediu* al produselor.

Rezultă că odată ce λ (sau m) este cunoscut, modelul de fiabilitate se obține cu ușurință și pe baza lui se pot face predicții asupra lotului de integrate. Însă determinarea ratei căderii λ, astfel încît să se țină cont de toți factorii care influențează perioada de viață utilă, nu este de loc o problemă elementară. Două cercetări recente [9.6] [9.7] relevă următorii factori importanți :

— *factorul de accelerare termică* k_T. Acesta depinde de temperatura joncțiunii T_j după curbele din fig. 9.6. Curbele sînt normate la valoarea 1 pentru $T_j \leqslant 20$°C. La calculul lor s-au avut în vedere atît procesele termochimice, exprimate cum s-a văzut prin ecuația Arrhenius, cît și solicitările mecanice, legate de capsularea integratului. Diferența dintre cele trei tipuri de integrate considerate se datorează energiei



Fig. 9.5. Modelul de fiabilitate exponențial.



Fig. 9.6. Factorul de activare termică k_T funcție de temperatura joncțiunii T_j.

Scanned with OKEN Scanner



Fig. 9.7. Dependența factorului de solicitare electrică k_V de tensiunea aplicată V_D.

de activare termică, mai ridicată la integratele CMOS și MOS decît la cele bipolare. Dacă nu se dispune de temperatura joncțiunii T_j, aceasta se calculează cu ecuația din figură, funcție de temperatura capsulei T_c, de rezistența termică între capsulă și joncțiune θ_{cj} și de puterea disipată de integrat P_W. La rîndul său θ_{cj} depinde de tipul capsulei (ceramică sau plastic);

— *factorul de solicitare electrică* k_v (fig. 9.7) se referă numai la integratele CMOS, considerate la temperatură constantă a joncțiunii, $T_j = 75°C$. Curba exprimă legea exponențială redată pe figură, unde s-a aplicat o normalizare, astfel ca la tensiunea $V_D = 5$ V să avem $k_v = 1$;

— *factorul de miniaturizare* k_M. S-a văzut ce importantă este integritatea oxidului de sub poartă pentru buna funcționare a integratelor. Această observație este cu atît mai pertinentă la integratele VLSI, unde grosimea stratului de oxid este foarte mică. Cum grosimea scade de la an la an, iar tensiunea nominală rămîne de 5 V, ne așteptăm ca ruperea oxidului să devină cu timpul o sursă majoră de defectare, mecanismul fiind puternic accelerat de tensiunea specifică, tot mai ridicată, aplicată stratului de oxid. Dependența factorului k_M de grosimea oxidului ascultă tot de o lege exponențială, redată atît analitic cît și grafic pe fig. 9.8. Pe curbă sînt marcate două situații specifice, ambele ținînd de tehnologiile LSI, prima din perioada de sfîrșit a anilor '70, cealaltă de la începutul anilor '80, cînd grosimea d_0 a stratului de oxid a ajuns la 50 nm. Desigur, acestea sînt numai valori orientative. În realitate trebuie să se



Fig. 9.8. Factorul de miniaturizare k_M funcție de grosimea d_0 a stratului de oxid.

ține cont de tehnologia fiecărui produs în parte, căci, de exemplu prin tehnologia HMOS II, se produceau integrate cu $d_0 = 40$ nm încă din 1979. Alți factori cu pondere importantă în perioada de viață utilă sînt:

— $k_E = 1 \ldots 6$, un factor care ține cont de condițiile de mediu ale aplicației respective;

— $k_L = 1 \ldots 10$, un factor care exprimă reziduul de componente cu defecte timpurii din lot ($k_L = 1$ peste 2 ani de funcționare, $k_L = 10$ sub 6 luni); oricum, o aplicare judicioasă a procedurii burn-in dă dreptul să se ia $k_L \approx 1$;

— $k_P = 1 \ldots 3{,}9$, un factor specific pentru memorii care ține cont de tehnica de programare respectiv de cea de ștergere a informației (programare prin punți fuzibile, ștergere cu ultraviolet, electrică, etc.), de tehnologie (bipolar, MOS, etc.) și de capacitatea memoriei;

— $k_F \leqslant 10$, un factor dependent de experiența în domeniu a firmei sau secției respective, $k_F = 10$ însemnînd o experiență foarte redusă.

În modelul predictiv discutat toți acești factori intervin multiplicativ, „corectînd" o valoare de bază, primară, a ratei căderii, notată cu λ_0. Avem deci

$$\lambda = \lambda_0 k_T k_V k_M k_E k_L k_I k_F$$

unde λ este rata de cădere propriu-zisă, pe baza căreia se fac predicții de fiabilitate asupra lotului de integrate investigat [9.6]. Problema care mai rămîne de rezolvat este determinarea lui λ_0, rata de cădere primară. Aici trebuie să se țină cont de doi factori: creșterea complexității N a integratelor (înțelegînd prin aceasta numărul de biți la memorii, respectiv numărul de porți la circuitele logice) și progresele care se realizează continuu în materie de fiabilitate. Dependența ratei de cădere primară λ_0 de complexitatea N trebuie deci să se schimbe de la an la an, așa cum indică curbele din fig. 9.9, calculate cu formula de pe aceeași figură pentru perioada 1985—1990. În formulă H este factorul care ține cont de progresele amintite, iar A și B reflectă fiabilitatea așteptată a diverselor categorii de integrate. Astfel $A = 50$, $B = 3000$ pentru circuite logice bipolare, $A = 60$, $B = 600$ pentru memorii ROM, $A = 100$, $B = 2000$ pentru PROM etc. Rezultă de aici rata de cădere primară λ_0 în FIT (1 FIT $= 10^{-9}$ căderi/oră) astfel încît multiplicînd cu factorii k_T, $k_V \ldots k_F$ se obține rata căderii λ în aceleași unități. Cîteva valori semnificative prezise de model sînt:

$\lambda = 990$ pentru microprocesorul 8086,

$\lambda = 9\,400$ pentru memoria EPROM 2764,

$\lambda = 1\,300$ pentru memoria PROM 82S181,



Fig. 9.9. Rata de cădere primară λ_0 funcție de complexitatea N a integratului.

Scanned with OKEN Scanner

toate integratele fiind presupuse în varianta cu suport ceramic. Bineînțeles, predicțiile nu sînt valabile pentru ultima perioadă de viață, în care îmbătrînirea integratelor este procesul dominant. Problema căderilor prin îmbătrînire este mai delicată și cere o tratare aparte.

9.5. Modelarea proceselor de îmbătrînire

Ultima perioadă de timp din viața circuitelor integrate, cea în care predomină procesele de îmbătrînire, se caracterizează printr-o rată a căderii $\lambda(t)$ rapid crescătoare (v. fig. 9.3). Pentru a ilustra modul de desfășurare a unui astfel de proces, cel mai simplu exemplu este defectarea memoriilor EPROM, ca urmare a injecției de electroni puternic accelerați. De fapt, fenomenul apare în orice tranzistor MOS, în regim de saturație. În faza de programare a memoriei, o mică parte din electroni care circulă spre poartă pot fi captați în stratul de oxid. Radiația ultravioletă, aplicată în faza de ștergere a informației are un efect neglijabil asupra acestor electroni captați, așa încît, după un număr de cicluri programare-ștergere, sarcinile se acumulează în oxid, conducînd în final la degradarea lui. Creșterea rapidă a ratei căderii $\lambda(t)$, caracteristică pentru un astfel de proces de degradare, poate fi modelată în mai multe feluri. Ne vom concentra acum atenția asupra unor căi simple și eficiente pentru atingerea acestui obiectiv.

9.5.1. Aproximarea modelului Weibull

Așa cum a reieșit din paragrafele precedente, odată determinată rata căderii $\lambda(t)$ putem ușor face predicții asupra fiabilității produselor. În altenativă se poate calcula densitatea de probabilitate $f(t)$ a variabilei aleatoare t, înțelegînd prin aceasta din urmă intervalul de timp din momentul punerii în funcțiune pînă în momentul căderii. Se știe că funcțiile $f(t)$ și $\lambda(t)$ sînt legate printr-o relație simplă

$$R(t) = f(t)/\lambda(t)$$

unde $R(t)$ este fiabilitatea, adică probabilitatea ca produsul să funcționeze, în condițiile date, după momentul t. Pentru calculul fiabilității este suficient să dispunem de $f(t)$, căci fiabilitatea rezultă imediat prin integrarea acestei funcții, deci estimînd suprafața închisă de curba $f(t)$ cu axa absciselor, pentru valori ale timpului care depășesc momentul t.

Un model analitic convenabil pentru astfel de calcule este modelul Weibull. Densitatea de probabilitate $f(t)$ a acestuia depinde de un para-



Fig. 9.10. Denistatea de probabilitate $f(t)$ a modelului Weibull și rata căderii $\lambda(t)$; cazul $\beta = 1,5$ corespunde procesului de îmbătrînire.

metru de scară α și de un parametru de formă β, așa cum reiese din fig. 9.10. Dacă $\beta < 1$, modelul Weibull redă un proces cu $\lambda(t)$ scăzător (defecte timpurii), iar dacă $\beta > 1$, un proces cu $\lambda(t)$ crescător (defecte de îmbătrînire), ambele cazuri fiind ilustrate pe figură pentru $\alpha = 1$ și $\beta = 1,5$, respectiv $\beta = 0,6$. Cazul $\beta = 1$ conduce evident la $\lambda(t) =$ $=$ const. deci la modelul exponențial, tipic pentru perioada de viață utilă, cînd defectele sînt sporadice, aleatoare. Rezultă că modelul Weibull este capabil să exprime procesele de defectare în toate cele 3 domenii de existență ale produselor (v. fig. 9.3), cu condiția să se aleagă o valoare covenabilă pentru parametrul β. Fiabilitatea $R(t)$ pentru $t > t_1$ și $\beta = 1,5$ rezultă astfel din suprafața haşurată și se poate verifica imediat că ea este egală cu $f(t_1)/\lambda(t_1)$, adică cu raportul AB/AC, așa cum s-a văzut mai sus.

Scanned with OKEN Scanner

Elasticitatea modelului Weibull, capacitatea lui de a exprima situații diferite, este desigur o proprietate prețioasă, ceea ce nu înseamnă că modelul nu are anumite limite și că orice proces de defectare poate fi redat prin modelul Weibull suficient de bine. De aceea, în practică alte modele analitice candidează uneori cu mai mult succes, de exemplu modelele : gamma, valoarea extremă, normal etc. Problema esențială este deci să se aleagă un model analitic adecvat pentru populația de integrate studiată. De regulă se procedează astfel :

1) Dintre candidații potențiali se alege un model analitic plauzibil.

2) Se estimează parametrii modelului (α și β în cazul modelului Weibull).

3) Se verifică ipotezele privitoare la repartiție, adică se stabilește în ce măsură modelul ales este adecvat pentru populația de componente studiată ; operația poate fi făcută, de exemplu cu ajutorul testului χ^2 (hi pătrat) [9.8].

Estimarea parametrilor este aici operația cheie și ea are loc în baza unui test de durată de viață. Dar, este oare posibil ca un astfel de test să includă cu adevărat perioada defectelor de îmbătrînire ? Conform curbei din fig. 9.3 aceasta depășește 20 ani, deci nu poate fi vorba de un test în accepțiunea strictă a cuvîntului. Cel mult se poate efectua un test de cîteva sute de ore, însă atunci intervine o altă întrebare : în ce măsură sînt edificatoare căderile din această primă perioadă de viață, pentru ultima perioadă de viață ? Desigur, un răspuns plauzibil poate fi dat aici numai pentru acele mecanisme de defectare care sînt comune pentru mai multe perioade de viață, de exemplu, contaminare (energie 1,2 eV) și pierderi de sarcină (1,4 eV). Ce se întîmplă cu celelalte mecanisme, în speță cu cele caracteristice numai pentru perioada de îmbătrînire (injecție de electroni, etc.), rămîne o întrebare fără răspuns. Dacă însă, cu toate aceste incertitudini, s-a obținut un model Weibull pertinent pentru perioada defectelor de îmbătrînire ($\beta > 1$) atunci procesul prin care integratele ajung în starea defectă trecînd succesiv prin mai multe stări intermediare poate fi ușor reprezentat cu ajutorul unui *model markovian cu timp continuu*, după o procedură propusă recent în [9.9], [9.10].

Să presupunem în mod concret că integratele trec succesiv prin 5 stări, pornind din starea bună (*1*) și ajungînd, după un timp, în starea defectă (*5*). Aceasta poate avea loc în mai multe feluri, dar este convenabil să admitem că trecerea prin stări, tranziția, se face după graful din fig. 9.11 (dreapta-jos) : sînt permise tranziții de la fiecare stare la starea subsecventă, și de la 1 la toate celelalte stări. Deoarece se presu-



Fig. 9.11. Funcția de repartiție $F(t)$ a modelului Weibull.

pune că nu se înlocuiesc componentele defecte (sistem fără reparații) tranzițiile în sens invers sînt excluse, ceea ce revine la a spune că starea 5 este absorbantă. Pentru precizarea ideilor, diversele valori ale *coeficienților de tranziție* înscrise pe ramurile grafului au fost astfel determinate încît procesul de deteriorare să aproximeze suficient de bine un proces real, redat prin funcția de repartiție Weibull cu $\alpha = 0{,}1$ și $\beta = 1{,}5$ notată pe aceeași figură cu $F(t)$. Să observăm că acesta este într-adevăr un proces de îmbătrînire, deci cu $\lambda(t)$ crescător, pentru că $\beta > 1$. Cu ajutorul grafului se deduce matricea coeficienților de tranziție A; apoi, prin rezolvarea ecuației diferențiale Markov, cu condiția inițială $Q(0)$, se obține vectorul de probabilitate $Q(t)$. Acesta redă probabilitatea ca sistemul să fie valid după trecerea timpului t. Cum sistemul se consideră defect numai în ultima stare ($N = 5$), rezultă că primele $N - 1$ componente ale vectorului $Q(t)$ (în exemplul nostru $q_1(t) \ldots q_4(t)$) exprimă probabilitatea ca integratele să supraviețuiască. Procedînd similar, cu ajutorul aceloraşi modele markoviene cu timp continuu, se pot exprima și alte funcții de repartiție utilizate în analizele de fiabilitate, de exemplu repartiția gamma sau valoare extremă.

Scanned with OKEN Scanner

9.5.2. Modele de șoc și modele de degradare discrete

Problema îmbătrînirii integratelor poate fi abordată și pe altă cale, folosind așa-numitele *modele de șoc*. Integratele sînt acum supuse la șocuri puternice, de exemplu șocuri electrice. Este natural să presupunem că efectele acestora se adună în sensul că fiecare șoc are ca rezultat o anumită degradare $X \geq 0$ (variabilă aleatoare), integratul ieșind din funcțiune să zicem la șocul k, dacă degradarea cumulată $X_1 + X_2 + \ldots X_k$ depășește o anumită valoare de prag. Notînd cu π_k, $k = 0, 1, 2\ldots$ probabilitățile de supraviețuire la primele k șocuri se consideră că starea 0 este absorbantă, așa cum se vede în graful din fig. 9.12, probabilitatea ca integratele să supraviețuiască după momentul t este $\mathbf{p}(t)$, cu expresia din aceeași figură; aici h este rata șocurilor (Poisson) și s-a admis că probabilitățile π_k sînt tot mai mici pe măsură ce k crește. Trăsătura cea mai remarcabilă a modelului este faptul că probabilitatea de supraviețuire $\mathbf{p}(t)$ depinde de proprietățile secvenței $\pi_0, \pi_1, \pi_2\ldots$, deci de comportarea integratelor la primele șocuri. Rezultă că este suficient să cunoaștem această secvență pentru a putea trage concluzii asupra comportării la îmbătrînire a integratelor.

Să presupunem acum că degradarea succesivă a integratelor — caracteristică procesului de îmbătrînire — poate fi pusă în evidență prin măsurători, stare cu stare, și că cunoaștem probabilitățile de tranziție dintr-o stare în cealaltă, la momente discrete de timp $t_1, t_2, t_3\ldots$ În plus să admitem că probabilitățile de tranziție sînt constante pentru toți pașii sistemului. Aceasta revine la a spune că la fiecare pas „istoria" procesului se află stocată, concentrată, în pasul anterior și informațiile din ceilalți pași nu mai au influență asupra situației prezente — o ipoteză destul de plauzibilă, căci, odată ce s-a produs o degradare, modificările care au condus la ea au prea puțină importanță. În aceste condiții procesul de degradare poate fi convenabil modelat printr-un *lanț Markov*



$$p(t) = \sum_{h=0}^{\infty} \pi_k e^{-ht} \frac{h^k t^k}{k!}$$

$$1 \geq \pi_0 \geq \pi_1 \geq \pi_2 \geq \pi_3 \geq \cdots$$

Fig. 9.12. Graful unui model de șoc.

Scanned with OKEN Scanner

(cu timp discret și stări discrete) aplicînd metoda propusă în [9.11]. După cum vom vedea lanțurile Markov sînt instrumente utile și la modelarea unor situații ceva mai complexe; de exemplu, cele care apar în cazul sistemelor microelectronice aflate în condiții de exploatare și la care se efectuează, din timp în timp, reparații și înlocuiri, după o strategie bine stabilită. Este posibil să se prezică comportarea unui astfel de sistem, dacă cunoaștem numai primii săi pași?

9.6. Modelul de fiabilitate dinamic

Să considerăm un lot de aparate electronice în componența cărora intră un număr mare de integrate diverse. Aparatele au fost asamblate, după un tratament de maturizare accelerată a integratelor (burn-in), urmat de un test de selecție. Dar oricît de riguros ar fi acest test este plauzibil să presupunem că el nu va elimina și acele integrate care, din diverse motive, inclusiv procedura burn-in însăși, au suferit degradări subtile, ireversibile, capabile să progreseze în timpul exploatării. În plus, la fabricarea plăcilor nu este exclus să apară o anumită cotă de produse defecte, pe care testele ulterioare nu sînt capabile să le filtreze. Rezultă că de la început, de la lansarea produselor, avem de a face cu cel puțin trei categorii de aparate: bune, cu degradări ușoare (subtile, greu sesizabile) și cu defecte ferme. Din punctul de vedere al analizei de fiabilitate acestea constituie stări ale sistemului, aparatele putînd trece în timpul exploatării din starea „bună" în starea „cu degradări subtile" și de aici în starea „defectă", sau direct în aceasta din urmă, după caz (în realitate, există mai multe stări intermediare, dar pentru simplificarea expunerii s-au considerat în total trei stări). Deci, pentru sistem ultima stare apare ca absorbantă, similar cu situația din fig. 9.11. Dacă însă la darea în funcțiune și, ulterior, în timpul exploatării echipa de service a fabricantului repară sau înlocuiește unele aparate, aceasta înseamnă că există aparate în sistem care parcurg calea inversă de la starea defectă la cea bună, în care caz, natural, ultima stare nu mai poate fi socotită absorbantă.

• Graful unui astfel de sistem este vizibil în fig. 9.13, *a*. Alternativa extremă — care nu este totuși exclusă — ca datorită unei imperfecțiuni de service un aparat cu degradări subtile să ia locul unui aparat defect, corespunde grafului din fig. 9.13, *b* (ramura de la *3* la *2*); graful ține cont și de celălalt caz extrem, cel al unui service foarte exigent, capabil să depisteze aparate cu degradări subtile și să le înlocuiască (ramura de la *2* la *1*).

Scanned with OKEN Scanner

La sistemul considerat există deci tranziții între toate stările, iar proporția aparatelor aflate în stările *1*, *2*, *3* variază permanent. Pentru a da un exemplu simplu să admitem că în momentul inițial ($t = 0$) toate aparatele sînt bune (adică se află în starea *1*) ceea ce corespunde vectorului de probabilitate $\mathbf{p}_0 = [1\ 0\ 0]$. După un interval de timp ($t = 1$) să presupunem că 5% din aparate prezintă degradări ușoare iar 5% ies din funcțiune. Acum vectorul de probabilitate este $\mathbf{p}_1 = [0{,}9\ 0{,}05\ 0{,}05]$. Echipa de service intervine, dar între timp alte aparate se defectează, așa încît la $t = 2$ avem $\mathbf{p}_2 = [0{,}2\ 0{,}45\ 0{,}35]$. În continuare vectorii de probabilitate sînt $\mathbf{p}_3 = [0{,}5\ 0{,}05\ 0{,}45]$, $\mathbf{p}_4 = [0{,}4\ 0{,}4\ 0{,}2]$, $\mathbf{p}_5 = [0{,}1\ 0{,}6\ 0{,}3]$, $\mathbf{p}_6 = [0{,}25\ 0{,}3\ 0{,}45]$, $\mathbf{p}_7 = [0{,}8\ 0{,}1\ 0{,}1]$. În acest context se pune întrebarea : ce ne putem aștepta de la sistem în viitorul mai îndepărtat ? Care va fi proporția de aparate, bune și defecte, după un număr mare de pași ? Întrucît și aici se poate admite că „istoria" procesului este „stocată" în pasul anterior, candidatul cel mai bun pentru modelare este lanțul Markov omogen, în care matricea de tranziție $\mathbf{P}$ rămîne neschimbată de la pas la pas. Din nefericire, această matrice este necunoscută. Dacă ar fi posibil să o calculăm, folosind informațiile din primii pași ai sistemului (conținute în vectorii $\mathbf{p}_0, \mathbf{p}_1 \ldots \mathbf{p}_7$) atunci problema ar fi rezolvată, căci se știe că la un astfel de lanț avem



Fig. 9.13. Cazuri tipice de defectare a aparatelor aflate în condiții de exploatare, cu intervenții de service.

$$\mathbf{p}_n = \mathbf{p}_0 \mathbf{P}^n$$

Aici $\mathbf{p}_n$ este vectorul de probabilitate (repartiția) la pasul n din care, pentru n suficient de mare, obținem proporțiile care ne interesează. Problema găsirii unei matrici $\mathbf{P}$ care să permită acest lucru este rezolvată în [9.12] cu ajutorul unui instrument de calcul denumit *optimator* sau *operator de optimizare*. Rezultă astfel un *model dinamic* care ține cont de interacțiunea unui număr mare de factori complecși, permițîndu-ne să facem predicții asupra comportării pe termen lung a sistemului.

Optimatorul care ne interesează aici este un operator capabil să genereze matricile de tranziție corespunzătoare unui pas al sistemului,

Scanned with OKEN Scanner

astfel ca acestea să satisfacă anumite restricții, între altele „contracția" succesivă a matricilor către o matrice **P** unică, ceea ce înseamnă că după mai mulți pași lanțul devine omogen. Desigur, datorită restricțiilor impuse nu ne putem aștepta ca trecerea de la un vector oarecare $\mathbf{p}_{r-1}$ la vectorul următor $\mathbf{p}_r$ să se facă exact, ci cu o anumită eroare ζ, așa cum rezultă din expresia optimatorului O_r dată în fig. 9.14. Observăm ușor că optimatorul include o problemă de programare liniară cu funcția de cost ν_0, a cărei rezolvare pe calculator (cu programul simplex uzual) conduce la matricea **P** aferentă pasului respectiv ($p_{hl}^{(r-1)}$ sînt elementele matricii **P** de la pasul $r-1$). De fapt, problema are mai multe soluții de exemplu, în pasul $\mathbf{p}_1 \to \mathbf{p}_2$ ($r=2$) se obțin mai multe matrici $\mathbf{P}_2^{(1)}$, $\mathbf{P}_2^{(2)}$ ..., toate satisfăcînd restricțiile problemei cu aceeași valoare minimă a funcției de cost ν_0. Cu alte cuvinte, la pasul $\mathbf{p}_1 \to \mathbf{p}_2$ dacă eroarea ζ este diferită de zero nu se obține „exact" $\mathbf{p}_2$, ci mai mulți vectori apropiați de acesta, și anume $\mathbf{p}_2^{(1)}$, $\mathbf{p}_2^{(2)}$, ... Continuînd cu pasul $\mathbf{p}_2^{(1)} \to \mathbf{p}_3$ se obțin din nou mai multe matrici de tranziție $\mathbf{P}_3^{(1)}$, $\mathbf{P}_3^{(2)}$... și mai mulți vectori $\mathbf{p}_3^{(1)}$, $\mathbf{p}_2^{(2)}$... etc. În continuare, datorită contracției matricilor

$$O_r=\left(p_{r-1}P+\zeta=p_r, p_{ij}\geq b>0,\ \sum_j p_{ij}=1,\right.$$

$$\left|p_{hl}-p_{hl}^{(r-1)}\right|\leq c\left|p_{hl}^{(r-1)}-p_{hl}^{(r-2)}\right|,\ \nu_0=\min\sum_{q=1}\left|\zeta_q\right|\Big)$$



Fig. 9.14. Model de fiabilitate dinamic obținut cu optimatorul O_r.

(factorul de contracție $c < 1$) după suficient de mulți pași rezultă o matrice unică $\mathbf{P}$, care, ridicată la puterea n, transformă $\mathbf{p}_0$ în vectorul căutat $\mathbf{p}_n$. Acesta ne dă informații complete asupra numărului de aparate bune, respectiv cu degradări ușoare sau cu defecte grave, la care ne putem aștepta în cazul funcționării pe termen lung (n mare).

În fig. 9.14 sînt ilustrate diferitele etape ale calculului pentru cazul vectorilor de probabilitate $\mathbf{p}_0, \mathbf{p}_1, \ldots, \mathbf{p}_7$ cu valorile anterioare; s-a luat $b = 0{,}1$ și $c = 0{,}1$ (contracție rapidă). Calculul începe cu vectorul de probabilitate $\mathbf{p}_1$, deoarece pasul $\mathbf{p}_0 \to \mathbf{p}_1$ nu ne poate oferi prea multe informații utile. Obținem $\mathbf{p}_2^{(1)} = [0{,}371\ 0{,}229\ 0{,}400]$ cu $\nu_0 = 0{,}44$, celelalte soluții fiind omise. În continuare se face pasul $\mathbf{p}_2^{(1)} \to \mathbf{p}_3$ de unde rezultă $\mathbf{p}_3^{(1)} = [0{,}402\ 0{,}214\ 0{,}384]$ cu $\nu_0 = 0{,}328$ și matricea de tranziție

$$\mathbf{P}_3^{(1)} = \begin{bmatrix} 0{,}41856 & 0{,}22504 & 0{,}35640 \\ 0{,}28 & 0{,}3636 & 0{,}35640 \\ 0{,}45725 & 0{,}118752 & 0{,}42400 \end{bmatrix}$$

Calculul este asemănător obținîndu-se $\mathbf{P}_4^{(1)}$, $\mathbf{P}_5^{(1)}$ etc. (traseul cu linie groasă) pînă la pasul $\mathbf{p}_6^{(1)} \to \mathbf{p}_7$. Acum matricea de tranziție rămîne aproape neschimbată față de pasul anterior; ea este

$$\mathbf{P} = \begin{bmatrix} 0{,}422038 & 0{,}225102 & 0{,}352860 \\ 0{,}279911 & 0{,}368002 & 0{,}352087 \\ 0{,}459660 & 0{,}119742 & 0{,}420598 \end{bmatrix}$$

Calculînd $\mathbf{P}^n$ pentru $n = 10$ se observă că aceasta este o matrice cu linii egale. În final rezultă $\mathbf{p}_n = [0{,}405554\ 0{,}216127\ 0{,}378319]$ deci putem prevedea că sistemul va evolua mai departe cu cca 40% produse bune, 21% produse cu degradări ușoare și 42% produse defecte — ceea ce înseamnă că el satisface exigențe extrem de modeste ca fiabilitate. ■

9.7. Concluzii

Strategiile moderne aplicate în controlul de calitate, apariția unor metode de testare și modelare noi, ca și înțelegerea mai profundă a mecanismelor de defectare a circuitelor integrate au produs în ultimul timp transformări radicale în tehnica fiabilității. Trei direcții au fost cel mai puternic afectate. Acestea privesc în primul rînd transparența integratelor, înțeleasă ca o problemă de proiectare; apoi, tehnicile burn-in moderne, capabile să reducă drastic defectele timpurii; în sfîrșit,

Scanned with OKEN Scanner

procedurile de modelare propuse recent, care ne permit să facem predicţii pertinente asupra fiabilităţii integratelor şi sistemelor atît în perioada de viaţă utilă, cît şi în cea cu defecte de îmbătrînire. Problema cea mai delicată — în parte încă deschisă — este modelarea acestei ultime perioade de viaţă, care începe abia după circa 20 ani de exploatare. Totuşi, modelarea poate fi făcută cu bune rezultate dacă apelăm la modele de şoc, eventual la modele de degradare discrete. Pe de altă parte, situaţiile mai complexe, implicînd anumite strategii de service, beneficiază de modele de fiabilitate dinamice, aşa cum s-a văzut mai înainte. În concluzie se dispune în prezent de mijloace de analiză puternice, care evoluează într-un ritm rapid, ţinînd pasul cu creşterea spectaculoasă în complexitate a integratelor moderne.

Scanned with OKEN Scanner

10. Testarea automată şi strategii de testare

10.1. Introducere

Progresele realizate în tehnologiile LSI şi VLSI au condus la schimbări fundamentale de optică în domeniul testării circuitelor şi plăcilor cu circuite integrate. Astfel, spre deosebire de trecut, *testabilitatea* circuitelor integrate — adică proprietatea acestora de a-şi „dezvălui" uşor şi complet defectele la o testare adecvată — este înţeleasă azi tot mai mult ca o caracteristică tehnică, similară cu oricare din celelalte caracteristici din specificaţia produsului. Asigurarea testabilităţii* — sarcină în esenţă a proiectantului — nu reprezintă decît un prim pas spre un deziderat cu mult mai ambiţios, şi anume, dotarea integratelor cu circuite de autotestare şi corecţie a erorilor [10.1]. Să observăm că creşterea rapidă a densităţii de împachetare constituie un argument care pledează puternic în favoarea acestei linii, pentru că suprafeţe tot mai mari ale pastilei devin disponibile pentru astfel de circuite auxiliare. Este însă aceasta de natură să limiteze importanţa metodelor de testare sau să reducă interesul specialiştilor pentru dezvoltarea unor strategii de testare eficiente? Răspunsul este desigur negativ, căci, odată ce testabilitatea este asigurată, un bun echipament de testare nu numai că permite eliminarea componentelor defecte, ci furnizează şi informaţii asupra fiabilităţii lotului; introduse într-un model matematic adecvat [10.2], [10.3], aceste informaţii oferă specialistului posibilitatea de a face predicţii cu privire la comportarea componentelor, în exploatare inclusiv în perioada lor de îmbătrînire — un avantaj care nu este deloc de neglijat. Aşa se explică de ce sistemele de testare a integratelor şi plăcilor cu circuite integrate au înregistrat în ultimul timp o dezvoltare şi diversificare fără precedent, interesul specialiştilor deplasîndu-se rapid de la sistemele de testare manuală spre cele de testare automată. Ne vom opri puţin asupra acestei mutaţii, care are, incontestabil, şi un puternic substrat economic.

*) V. subcap. 9.2.

Scanned with OKEN Scanner

10.2. Testare manuală sau testare automată ?

Cu puţin timp înainte, producătorii de componente şi echipamente electronice îşi rezolvau problemele de testare concepînd şi confecţionînd ei înşişi aparate simple, bine adaptate la specificul fabricii, de regulă aparate pentru testare manuală. Soluţia s-a dovedit satisfăcătoare în condiţiile de la începutul dezvoltării integratelor LSI, complexitatea moderată a acestora împăcîndu-se destul de bine cu exigenţele testării manuale. Însă, pe măsură ce structura integratelor a crescut în complexitate, odată cu trecerea la tehnologiile VLSI, a devenit din ce în ce mai dificil să se obţină rezultate relevante cu o aparatură de testare simplă : testarea *manuală*, cu aparate construite ad-hoc, avînd capacitate redusă de discriminare a defectelor mai subtile, se dovedeşte acum prea scumpă prin riscurile pe care le generează ; pe de altă parte a devenit clar că proiectarea cu forţe proprii a unor dispozitive de testare mai rafinate, eventual cu ciclu automat, ca şi implementarea acestora „în casă" reprezintă o cale fără prea mari perspective. Toate acestea au pledat desigur pentru o schimbare de atitudine în problema testării. Dar elementul decisiv, care a produs schimbarea, rezidă în faptul că aceeaşi dezvoltare explozivă a integratelor, creşterea rapidă a funcţionalităţii lor, a permis unor întreprinderi să realizeze şi să vîndă aparatură de testare cu performanţe mari, la preţuri din ce în ce mai reduse. Un nou domeniu de aplicaţii ale automatizărilor microelectronice — pus de data aceasta în slujba microelectronicii însăşi — ia astfel naştere, cu perspective comerciale extrem de interesante, inclusiv pentru utilizatorii de aparatură de testare, care încep să beneficieze masiv de pe urma competiţiei producătorilor pentru obţinerea unor raporturi performanţă/cost superioare. Oricum, calea spre testarea *automată* (singura care oferă reduceri masive ale costurilor de testare) este astfel larg deschisă, cu toate consecinţele tehnice şi economice care decurg de aici.

Dar şi problematica utilizatorului de aparatură de testare devine acum cu totul alta. El nu mai are de răspuns la întrebarea : cum trebuie concepute dispozitivele de testare (*testere*) astfel încît să asigure o rată a căderii produselor cît se poate de mică, un timp de testare scurt şi o calibrare uşoară ? căci acestea sînt probleme ale fabricantului de testere. În schimb, el se va confrunta cu dificultatea, adeseori severă, de a opta pentru un sistem de testare adecvat producţiei sale, din multitudinea de sisteme cu caracteristici şi facilităţi diverse oferite pe piaţă [10.4].

Scanned with OKEN Scanner

Astfel, pentru testarea plăcilor cu circuite integrate există două tipuri importante de aparate, și anume :

— testere *funcționale* ;

— testere *in-circuit* (pentru componente montate).

A lua o decizie pentru unul din aceste tipuri, sau pentru un tester combinat — evident mult mai scump — nu este deloc o chestiune simplă, deoarece cele două se bazează pe principii diferite și pun în evidență categorii distincte de defecte, cu nivele de încredere de asemenea diferite. În evaluarea factorilor care pledează pentru una sau cealaltă dintre soluții este necesar să se țină seama și de cerințele de programare, care la testerele funcționale sînt de circa 4 ori mai mari decît la testerele in-circuit. Utilizatorul va trebui să decidă și într-o altă problemă de principiu : dacă va folosi testere pentru componente, sau se va baza exclusiv pe selecția efectuată de producător, știut fiind că majoritatea defectelor la plăci se datoresc componentelor defecte și că costurile determinate de repararea plăcilor echipate cu componente defecte pot depăși cu mult costurile testării la recepție a componentelor, piesă cu piesă. În sfîrșit, alegerea unei strategii de testare adecvată se poate dovedi un pas hotărîtor, căci avantajele rezultate din testarea automată variază în limite largi cu condițiile concrete ale fiecărui utilizator în parte ; aici o opțiune greșită poate costa foarte scump.

10.3. Strategia optimă de testare

Etapele unei strategii tipice de testare sînt redate sub formă de blocuri în fig. 10.1. Lăsînd la o parte testele necesare elaborării proiectului și verificării performanțelor impuse — teste care se fac de preferință manual — se observă că strategia prevede un control la recepție al componentelor, cu eliminarea celor defecte (screening), apoi o testare funcțională a plăcilor echipate cu integrate, precum și teste la nivelul sistemului asamblat. În fiecare din aceste faze plăcile sau sistemele care au defecte sînt trecute în compartimentele de reparații respective, apoi se reintroduc în flux. Odată ajuns în exploatare, sistemul se supune unei testări „pe loc" (in-situ) și, dacă eventualele corecții la beneficiar nu dau satisfacție, sistemul este returnat la producător pentru reparații.

Faza cea mai importantă a strategiei, cea care trebuie să asigure depistarea a cel puțin 95% din plăcile defecte — inclusiv la nivelul componentelor — este testarea funcțională. Elementul distinctiv al *testului funcțional* este simularea bazată pe software a plăcii testate. O astfel de „placă simulată", introdusă în memoria calculatorului, constituie de fapt un element de referință funcțional, așa încît testerul

Scanned with OKEN Scanner



Fig. 10.1. Strategie larg răspîndită bazată pe testarea funcțională a plăcilor cu circuite integrate.

nu face decît să compare placa reală cu placa simulată din memorie. Soluția bazată pe simularea referinței are o serie de avantaje evidente, motiv pentru care în prezent ea a înlocuit peste tot placa „fără defecte", care servea drept referință la sistemele mai vechi. În rest, testarea decurge după regulile clasice, în sensul că la intrarea plăcii testate se aplică o anumită secvență de semnale de testare și se compară răspunsul cu cel al plăcii simulate, placa testată fiind socotită bună dacă cele două răspunsuri sînt suficient de apropiate. Operația de testare funcțională cere un timp relativ scurt, de ordinul secundelor, dar nu același lucru se poate afirma despre programarea testerului. Deși testerele sînt de regulă echipate de constructori cu o *bibliotecă de modele*, acestea din urmă constituie mai degrabă un adjuvant, versiunea software a plăcii care interesează trebuind să fie „construită" în calculatorul testerului pentru fiecare caz în parte. În acest scop programatorul introduce în calculator date referitoare la tipul plăcii, principalele caracteristici ale componentelor, poziția acestora pe placă etc. Apoi, după ce versiunea software a plăcii a fost construită, se introduc anumite „greșeli" logice, observîndu-se configurațiile semnalelor de intrare și ieșire care le caracterizează. Rezultă un *dicționar al erorilor posibile* — valabil, natural, numai pentru placa în cauză — instrument extrem de util în etapa de *diagnoză*, care urmează imediat după testare. Acum dicționarul este folosit în sens invers și el va permite ca la o configurație aberantă a semnalelor de ieșire ale plăcii să se asocieze un anumit defect și numai unul (dicțio-

Scanned with OKEN Scanner

narul trebuie deci să fie o aplicaţie bijectivă). Timpul necesar diagnozei este desigur mai lung decît cel de testare, mergînd pînă la cîteva minute, dar el nu reprezintă totuşi prea mult, deoarece proporţia de plăci defecte este mică.

Calităţile importante ale testerelor funcţionale explică de ce acestea sînt agreate în prezent de tot mai mulţi utilizatori. Să observăm, totuşi, că eficienţa foarte bună a testerului funcţional nu face inutilă faza de testare la nivelul sistemului, prezentă în strategia din fig. 10.1, iar motivul este foarte simplu : deşi plăcile care trec testul au toleranţe în limitele acceptate, o interacţiune „defavorabilă" a toleranţelor la asamblarea plăcilor în sistem nu este deloc exclusă. Oricum, plăcile din această categorie sînt depistate şi reparate în uzină, ceea ce revine la un cost al reparaţiei de circa 10 ori mai mic decît dacă ele ar fi fost reparate după livrarea sistemului [10.5]. Dar şi testerul funcţional ca atare are anumite limitări structurale, intrinseci, rezultate din însuşi modul serial de depistare a defectelor. Astfel, dacă placa are un defect, acesta va fi identificat fără dificultăţi ; dacă însă există mai multe, atunci defectul cel mai aparent „maschează" pe celelalte, iar testerul va indica din nou un singur defect. Desigur, după repararea plăcii, testerul găseşte al 2-lea defect apoi al 3-lea etc., dar acest du-te-vino între compartimentul de testare şi cel de reparaţii creează neajunsuri, traduse prin costuri suplimentare. Cu toate acestea, costul mediu pe componentă al testării şi reparaţiilor (inclusiv costul testerului funcţional, care este, de regulă, ridicat) nu trece de 7% din costul testării manuale -- un argument clar în favoarea strategiilor de testare automată.

Dificultăţile testării seriale, atunci cînd este vorba de defecte multiple, pot fi ocolite printr-o testare paralel, cu un *tester in-circuit*, plasat în faţa testerului funcţional. Rezultă astfel strategia din fig. 10.2. Sarcinile de testare sînt acum repartizate între cele două testere : majoritatea defectelor provocate de componente, conexiuni greşite, întreruperi etc. sînt identificate de testerul in-circuit şi reparate pe loc, testerului funcţional revenindu-i sarcina de a depista defecte mai subtile, de exemplu, cele provocate de interacţiunea defavorabilă a toleranţelor. Numeroase argumente pledează în favoarea acestei strategii combinate, cîteva dintre ele notabile :

— costul testerului in-circuit este de circa 5 ori mai mic decît al testerului funcţional, aşa încît trecerea de la strategia din fig. 10.1 la cea din fig. 10.2 se face cu un surplus relativ mic de investiţii ;

— testerul in-circuit nu verifică placa sub raport funcţional, ceea ce se explică uşor căci structura lui este relativ simplă ; în schimb sînt verificaţi parametrii componentelor, de exemplu, diferitele impedanţe, apoi valorile de adevăr, parametrii de comutaţie etc. şi aceasta în mod

Scanned with OKEN Scanner



Fig. 10.2. Adăugarea unei testări in-circuit mărește considerabil eficiența strategiei din fig. 10.1.

paralel, deodată pentru toate componentele plăcii (accesul la placă se face de obicei prin tehnica „perniței cu ace") ; problema defectelor multiple este astfel soluționată ;

— programarea testerului in-circuit este o operație simplă și nepretențioasă, în sensul că programatorul trebuie doar să introducă datele referitoare la tipul, caracteristicile și poziția componentelor pe placă ; calculatorul stabilește apoi configurația adecvată a legăturilor la „pernița cu ace" și elaborează un subprogram pentru aplicarea semnalelor de testare.

Există desigur și limitări ale testerelor in-circuit, unele de principiu, rezultate mai ales din faptul binecunoscut că o placă cu componente bune nu este totdeauna bună. De aceea este prudent ca utilizatorul să conteze pe depistarea defectelor în proporție de cel mult 85%. Dacă însă testerul in-circuit este asociat cu un tester funcțional și cu controlul prealabil al componentelor ca în fig. 10.2, se poate vorbi de eliminarea practic integrală a defectelor.

Deși reprezentative pentru orientarea actuală, strategiile de testare din fig. 10.1 și 10.2 nu sînt desigur unic posibile. Există numeroase alte variante, fiecare cu anumite avantaje și dezavantaje, așa încît alegerea „celei mai potrivite strategii" în situații concrete nu este o temă chiar simplă. Pentru a permite utilizatorului de aparatură de testare să se orienteze mai ușor printre numeroșii factori care intervin într-o astfel de problemă a fost propus programul TARGE (Test And Repair Cost

Scanned with OKEN Scanner

Evaluation) elaborat de GenRad [10.5]. Acesta stabileşte avantajele economice ale diferitelor strategii, luînd în considerare peste 50 de factori la fiecare strategie, parte dependenţi, parte independenţi de volumul producţiei. Astfel, pentru strategia din fig. 10.2 programul TARCE indică o reducere la cel puţin jumătate a costului pe unitate (placă testată) faţă de strategia din fig. 10.1. Ponderea principalilor factori în costul total este următoarea : 18% costul echipamentului, 27% costul operaţiei de testare, 2% operaţiile auxiliare, iar 53% costul reparaţiilor executate de tehnicieni cu calificare înaltă. Desigur, toate acestea sînt valabile în ipoteza că testabilitatea produselor nu lasă de dorit. Odată ce testabilitatea este asigurată printr-o proiectare judicioasă a circuitelor, problema următoare este generarea semnalelor de testare aferente. Amîndouă aceste obiective pot fi comod atinse dacă se apelează la procedeele proiectării asistate de calculator (CAD, Computer Aided Design).

10.4. Testabilitatea şi metodele CAD

Deoarece testarea funcţională necesită o simulare pe calculator a plăcii testate, se pune întrebarea dacă datele pentru simulare nu ar putea fi preluate de la sistemele CAD folosire la proiectarea circuitelor. Avantajul previzibil al unui astfel de demers este dublu. Pe de-o parte versiunea software a plăcii, necesară ca referinţă pentru testare, rezultă atunci direct din descrierea circuitului disponibilă la proiectare ; operaţia costisitoare a programării testerului este astfel mult uşurată. Pe de altă parte, testabilitatea circuitelor poate fi asigurată prin înglobarea restricţiilor specifice testării în condiţiile de proiectare. Deci, transferul de date între CAD şi sistemul de testare se dovedeşte profitabil pentru ambele compartimente. Desigur, în acest caz structura strategiei de testare se schimbă şi vom avea de-a face de fapt cu un sistem CAM (Computer Aided Manufacturing).

• Acesta este cazul reprezentat în fig. 10.3. Aici semnalele de testare sînt produse de calculator, într-un timp cu atît mai scurt (deci cu costuri cu atît mai reduse) cu cît testabilitatea circuitului este mai bună. Legătura dintre sistemul CAD şi testerele in-circuit şi funcţional se realizează printr-un sistem informaţional, care serveşte şi pentru transferul datelor necesare asamblării automate a produselor şi reparaţiei celor defecte. Informaţiile de management se transmit pe aceeaşi cale. ■

• Deşi sistemele de producţie CAM complete sînt abia la începuturile lor, există numeroase implementări parţiale, bazate pe sisteme CAD,

Scanned with OKEN Scanner



Fig. 10.3. Schema structurală a unui sistem CAM (Computer Aided Manufacturing).

care se dovedesc excelente în aplicații. Locul pe care-l ocupă într-un astfel de sistem verificarea testabilității circuitelor reiese din schema din figura 10.4. Se vede clar că generarea semnalelor de testare are loc numai pentru circuitele cu testabilitate bună, cele deficitare din acest punct de vedere fiind returnate automat pentru reproiectare. Chiar dacă pentru unele produse acest ciclu se închide de mai multe ori — o situație perfect posibilă în practică — costurile suplimentare aferente sînt compensate de economia la programarea testerelor și generarea semnalelor (vectorilor) de testare. În plus, datorită testabilității ridicate, timpul necesar reparațiilor la beneficiar se reduce, micșorînd astfel întreruperile în producție, care pot fi extrem de costisitoare. ■

Procedeul de creștere a testabilității circuitelor digitale depinde de modul în care se definește *testabilitatea*. Există în acest sens mai multe definiții [10.6], [10.7], dar toate fac apel la conceptul de nod, înțeles ca o legătură parcursă de semnalele care constituie ieșirea unică a unei componente și intrarea uneia sau mai multor componente ale circuitului. Aderînd la definiția dată în [10.7], vom spune că testabilitatea este o măsură „a ușurinței" cu care poate fi identificat prin măsu-

Scanned with OKEN Scanner



Fig. 10.4. Verificarea testabilității și testarea funcțională în cadrul sistemului CAD.

rări la ieșirea circuitului un nod defect din interiorul acestuia. Testabilitatea depinde în general de 3 factori :

— numărul de noduri care trebuie controlate, prin semnalele aplicate la intrarea circuitului, pentru depistarea nodului defect ; operația prin care se determină cel mai mic număr de intrări care permit acest rezultat se numește *analiză de controlabilitate* ;

— observabilitatea nodului defect, stabilită printr-o *analiză de observabilitate* ;

— predictibilitatea nodurilor.

Deci, controlabilitatea exprimă în ce măsură starea unui nod poate fi adusă la o valoare dorită (0 sau 1) prin semnale aplicate la una sau mai multe intrări. Pe de altă parte, observabilitatea exprimă măsura în care starea unui nod, presupus controlabil de la intrare, poate fi identificată la ieșirea circuitului.

Scanned with OKEN Scanner

• Pentru a preciza aceste noțiuni importante să considerăm un circuit simplu, cel din fig. 10.5, *a*, compus din două părți logice NOR și NAND. Să presupunem că circuitul nu are nici un defect și că ambele intrări sînt comandate. Atunci stările diferitelor noduri, notate *1*, *2*,... *5*, reies din tabela de adevăr redată deasupra circuitului. Este evident că nodul interior *3* este controlabil de la intrările *1* și *2*, căci spre a obține 1 logic la nodul *3*, ambele intrări trebuie aduse la 0. Dacă acum la nodul *3* apare un defect care îl „fixează" în starea zero, atunci aplicînd aceleași comenzi la intrările *1*, *2* rezultă că defectul este observabil de la oricare din ieșirile *4*, *5*, așa cum atestă tabela de adevăr din partea inferioară a figurii. Să presupunem acum că circuitului i se adaugă un element NOR la ieșire, ca în fig. 10.5, *b*. Comparînd acum tabelele de adevăr

	nod				
	1	2	3	4	5
circuit valid	0	0	1	1	0
	0	1	0	1	1
	1	0	0	0	0
	1	1	0	1	0

	nod					
	1	2	3	4	5	6
circuit valid	0	0	1	1	0	0
	0	1	0	1	1	0
	1	0	0	0	0	1
	1	1	1	0	1	0





	nod				
	1	2	3	4	5
circuit defect: nodul 3 la zero	0	0	0	0	1
	0	1	0	1	1
	1	0	0	0	0
	1	1	0	1	0

	nod					
	1	2	3	4	5	6
circuit defect: nodul 3 la zero	0	1	0	1	1	0
	0	1	0	1	1	0
	1	0	0	0	0	1
	0	1	0	1	0	0

Fig. 10.5. Dacă ambele intrări *1*, *2* sînt comandate, un defect la nodul *3* este observabil la ieșirile *4*, *5* ale circuitului (*a*) și inobservabil la ieșirea *6* a circuitului (*b*).

Scanned with OKEN Scanner

pentru cazul circuitului valid și defect reiese imediat că defectul de la nodul *3* nu este observabil la ieșirea *6*. ■

Deși circuitele din fig. 10.5 sînt extrem de simple, ele lasă totuși să se întrevadă că atît controlabilitatea, cît și observabilitatea pot lua două feluri de valori, combinaționale și secvențiale, după cum ne referim la numărul de noduri, sau la numărul de stări implicate în analiza respectivă. Astfel, numărul minim de noduri care trebuie controlate pentru a influența un anumit nod, plus nodul însuși, definește *controlabilitatea combinațională* a acestuia. În exemplele din fig. 10.5 valoarea aceasta este 3 (cele două intrări plus nodul considerat) dacă ne referim la aducerea nodului în starea 1 ; pentru aducerea în starea 0 controlabilitatea combinațională se calculează similar. Pe de altă parte, numărul de stări prin care trebuie să treacă circuitul pentru ca nodul considerat să ajungă în starea dorită definește *controlabilitatea secvențială* a nodului. Aceasta este 0 pentru nodul *3* din fig. 10.5, căci aducerea nodului în starea 1 se face direct, fără să se treacă prin stări intermediare, aplicînd logic 0 la intrările *1* și *2* ; similar se calculează controlabilitatea secvențială aferentă aducerii nodului în starea 0. Rezultă că controlabilitatea unui nod este caracterizată prin 4 numere nenegative, două pentru controlabilitatea combinațională, două pentru controlabilitatea secvențială. La rîndul ei observabilitatea unui nod este caracterizată prin 2 numere, unul pentru *observabilitatea combinațională* (numărul minim de noduri prin care trebuie să se „propage valoarea" logică a nodului examinat pentru a fi observată la una dintre ieșiri) și unul pentru *observabilitatea secvențială* (numărul minim de stări pe care trebuie să-l ia circuitul, înainte ca valoarea logică a nodului considerat să poată fi observată de la ieșire). De exemplu, la circuitul din fig. 10.5, *a* observabilitatea combinațională a nodului *3* este 1 (valoarea logică trebuie să se propage printr-o ramură cu un singur nod spre a fi observată la ieșire), iar observabilitatea secvențială este 0 (circuitul nu trebuie să fie plasat în nici o stare intermediară pentru a se observa starea nodului *3* la ieșire).

Se poate acum defini o mărime importantă în practică, și anume *observabilitatea de testare*, înțelegînd prin aceasta numărul de noduri cărora trebuie să li se schimbe starea, combinațional și secvențial, pentru a identifica la ieșire starea unui nod interior oarecare, defect sau valid. Cu cît este mai mare acest număr, cu atît este mai greu de testat circuitul respectiv. În particular, la circuitul din fig. 10.5, *a* observabilitatea de testare a nodului *3* coincide cu observabilitatea combinațională a acestuia, egală așa cum s-a văzut cu 1. Două aspecte sînt aici demne de notat. Întîi, faptul că observabilitatea de testare, stabilită de regulă printr-o *analiză de testabilitate*, exprimă gradul de dificultate în identificarea unui nod defect, deci este într-un anumit sens inversul testabilității nodului respectiv. Apoi, observabilitatea de tes-

Scanned with OKEN Scanner

tare — ca și testabilitatea de altfel — depinde și de predictibilitatea componentelor circuitului, căci este evident că existența unui element impredictibil, de exemplu un flip-flop, pe ramura prin care trebuie observat un nod, face ca acesta să devină inobservabil la testare.

În concluzie stabilirea testabilității unui circuit se face în trei pași succesivi, și anume :

— analiza de controlabilitate ;
— analiza de observabilitate ;
— analiza de testabilitate

în fiecare dintre aceste etape examinîndu-se toate nodurile circuitului. Pentru circuitele complexe (unități aritmetice și logice, sumatoare, numărătoare etc.) aceasta este evident o operație laborioasă ; ea poate fi însă efectuată comod, cu ajutorul unui program special [10.7] denumit COPTR (controllability-observability-predictibility-testability report), anexă la TEGAS — un soft larg utilizat în sistemele CAD. În prealabil circuitul este descris în limbajul TDL (Tegas Description Language). Dacă din analiza de testabilitate rezultă anumite noduri cu valori mari ale observabilității de testare (testabilitate redusă) sau reiese că anumite noduri sînt intestabile (valoarea —1 în programul COPTR), proiectantul are la dispoziție mai multe căi pentru creșterea testabilității circuitului. Cîteva dintre cele mai uzuale sînt :

1) Conectarea nodului intestabil sau greu testabil la o ieșire de testare (desigur, dacă adăugarea unor pini de testare este posibilă, ceea ce nu este întotdeauna cazul).

2) Deschiderea anumitor conexiuni inverse.

3) Introducerea unor intrări set/reset sau clear adiționale pentru controlul elementelor inpredictibile.

Evident, modificarea structurii circuitului antrenează costuri suplimentare și se poate pune întrebarea dacă testabilitatea mai ridicată care rezultă de aici acoperă aceste costuri. Răspunsul este în majoritatea cazurilor afirmativ, chiar dacă se ia în considerare un singur factor : reducerea cheltuielilor de programare prin generarea automată a vectorilor (semnalelor) de testare. Acest aspect, important în practică, merită o analiză mai aprofundată.

10.5. Generarea automată a vectorilor de testare

Orice operație de testare este pînă la un punct rezultatul unui compromis între exigențele de testare și costurile aferente acesteia ; iar un astfel de compromis devine acceptabil numai într-un singur caz : dacă testabilitatea produselor este bună. Diferitele căi prin care se poate

Scanned with OKEN Scanner

atinge acest țel au fost analizate mai înainte. Odată ce testabilitatea este asigurată, pasul următor — care poate influența puternic bilanțul întregii operații — este generarea unor vectori de testare, așa-numitele *teste*, semnale binare reprezentînd variabilele de intrare și ieșire ale circuitului în ipoteza funcționării sale corecte. S-a văzut că în formula „clasică" aceasta implică un lung și costisitor efort de programare, care prin introducerea sistemelor CAD/CAM poate fi considerabil diminuat. Să examinăm acum cîteva modalități practice, relativ simple, care conduc la realizarea acestui deziderat. Ne vom referi în mod special la testarea funcțională.

• Locul pe care îl ocupă generarea vectorilor de testare în contextul unei fabricații bazată pe tehnici de calcul poate fi dedus din fig. 10.6. Un avantaj important se vede imediat din primul pas al procedurii; descrierea funcțională a probei există și este disponibilă la testare, pentru că ea a fost deja utilizată în proiectul CAD. Etapa următoare,



Fig. 10.6. Generarea vectorilor de testare în cadrul sistemului CAD (sus) și etapele programului aferent (jos).

elaborarea unui model al defectelor, fază de regulă laborioasă datorită numărului enorm de combinații posibile, nu ar putea fi în nici un caz implementară fără ajutorul calculatorului. Urmează stabilirea algoritmului de testare, generarea vectorilor și verificarea acestora pe defecte simulate; dacă în etapa de verificare testarea nu se dovedește destul de eficientă, se revine asupra algoritmului de testare. Ciclul se repetă pînă la obținerea vectorilor de testare satisfăcători (adică capabili să garanteze o rată de depistare a defectelor ridicată), care sînt transmiși apoi la standul de testare.

Programul pentru generarea vectorilor de testare este de fapt mai complex (fig. 10.6, jos) și el cuprinde 3 faze distincte: strategia, simularea și redarea [10.8]. Prin strategie se înțelege reproducerea într-o formă convenabilă a metodei de testare. Un exemplu simplu de strategie este așa-numitul „Walking Pattern" pentru testarea memoriilor: un șir de valori logice 1 care parcurge toate celulele memoriei. Transpunerea într-un program de calcul a deservirii funcționale a plăcii testate constituie faza de simulare, iar în ultima fază, cea de redare, se transpun datele (stimuli, răspunsuri) în formatul particular al echipamentului de testare utilizat. Să observăm însă că procedura din fig. 10.6 este aplicabilă cu condiția ca specialistul să dispună de date suficiente asupra structurii interne a circuitelor testate. Dacă acesta nu este cazul, se poate apela la o metodă de *autotestare* în care însăși inteligența piesei testate, de pildă un microprocesor, servește pentru testare. Desigur, o anumită ipoteză restrictivă stă și la baza autotestării, și anume, că setul de instrucțiuni constituie o descriere completă a microprocesorului sub raport funcțional; deci, dacă acest set de instrucțiuni este verificat și corespunde, piesa trebuie să dea satisfacție la utilizator. Verificarea se face progresiv, pornind de la un număr mic de instrucțiuni testate cu ajutorul unui program de bază. Fiecare instrucțiune netestată este apoi verificată cu ajutorul celor deja testate și, dacă se dovedește validă, ea va servi mai departe pentru verificarea altor instrucțiuni, pînă la epuizarea setului. Generarea automată a programelor de autotestare este în acest caz operația-cheie, dar nu este deloc dificil de observat că ea se integrează perfect în sistemele CAD. ■

Pentru testarea funcțională a circuitelor VLSI sînt necesari în prezent peste 10^5 vectori de testare diferiți — și este de presupus că această cifră va trece de 1 milion odată cu creșterea în complexitate prevăzută pentru anii următori. Aceasta pune desigur probleme delicate constructorilor de testere, mai ales în ceea ce privește timpul necesar testării, care trebuie cu orice preț minimizat. Se știe că creșterea funcționalității circuitelor VLSI în condițiile numărului limitat de pini se realizează în principal pe două căi: mărirea frecvenței semnalelor și

Scanned with OKEN Scanner

multiplexarea. Rezultă că atît numărul de biți de stare care traversează pinii unui circuit, cît și frecvența sînt mari la circuitele VLSI actuale și tind în viitor să crească tot mai mult. Numărul de vectori necesar testării și frecvența determină un anumit timp de testare (de exemplu, 200 000 vectori la 10 MHz reprezintă 20 ms). Acest timp ar fi rezonabil în practică dacă vectorii ar fi generați direct, într-o secvență unică pentru fiecare pin; mai precis, fără pauzele impuse de diferitele cicluri mașină necesare pentru citirea și aducerea vectorilor dintr-o memorie, sau pauzele impuse de resetarea convertoarelor și a registrelor, într-un cuvînt, fără suprasarcini. Dar un astfel de generator, capabil să furnizeze singur întreaga secvență de vectori, trebuie să dispună pentru fiecare pin de o memorie apreciabilă, ceea ce, ca posibilități de implementare, nu pare deloc simplu.

• Problema poate fi soluționată combinînd memorii statice rapide cu memorii RAM dinamice cu capacitate suficientă, într-o arhitectură specială, așa cum se vede în fig. 10.7. Figura redă într-o formă simplificată generatorul de vectori de testare al aparatului J 941, un tester



Fig. 10.7. Schema generatorului vectorilor de testare aparținînd testerului J 941.

Scanned with OKEN Scanner

conceput în vederea utilizării în sistemele CAD [10.9]. Aparatul posedă 96 canale — cîte unul pentru fiecare pin — capabile să genereze simultan vectori de testare de 264 K. Fiecare canal dispune de un bufer de date care conține 4 memorii : X, Y, Z și memoria de selecție a sursei. Prin intermediul a 4 magistrale buferele sînt conectate cu controlerul secvenței vectorilor de testare. În timpul ciclului de testare acesta trimite 4 adrese la memoriile X, Y, Z și la memoria de selecție. Vectorii de testare sînt obținuți în mod curent din memoriile X sau Y ; cînd o altă sursă este selectată atunci memoriile X, Y sînt încărcate de la memoria Z, de capacitate mare (4 memorii RAM de 64 K), într-un interval care nu depășește 200 μs. Accesul la celulele memoriei Z pentru refacerea sarcinilor este asigurat printr-o întrerupere a magistralei Z, atunci cînd memoria nu lucrează. Din figură se vede că selectorul unui canal oarecare, de exemplu k, dispune de încă 5 surse de date în afară de memoriile X, Y, Z și anume, canalele $k-1$, $k+1$, registrul static, memoria ROM și generatorul de date algoritmice. Performanța de testare este deci limitată numai de două elemente : memoria statică și controlerul, ultimul trebuind să furnizeze adrese comune la toate cele 96 de bufere. ■

Un instrument esențial pentru analiza circuitelor digitale în faza de proiectare, și anume *analizorul logic*, se echipează în prezent și cu dispozitivele necesare pentru generarea vectorilor de testare, în afara circuitelor de achiziție de date, prezente de regulă în toate aceste aparate.

• Un astfel de generator este cel din fig. 10.8 și el aparține analizorului logic DAS 9100 [10.10]. Generatorul este conectat la magistrala microprocesorului Z80, care coordonează funcționarea întregului analizor. Pentru informațiile care reclamă viteze mari (semnale de tact, trigger etc.) s-a prevăzut în plus o magistrală rapidă cu 72 de linii, a căror impedanță a fost astfel dimensionată încît să asigure integritatea formei semnalelor. Plasat pe o placă detașabilă — în acord cu structura modulară a analizorului — generatorul este de fapt un calculator microprogramabil al cărui bloc principal este memoria de 256 × ×13 biți (microcode memory). Celelalte blocuri cu rol esențial în generarea vectorilor de testare sînt multiplexorul de instrucțiuni, logica de control, memoria stivă de 16 × 18 biți, memoria vectorilor de testare (256 × 16 biți) și circuitele de strobe. Acestea, împreună cu blocurile auxiliare compuse din 6 registre, un generator de tact și numărătorul de ieșire constituie generatorul principal al analizorului : 16 canale de date de ieșire cu frecvența de 25 MHz, două ieșiri de strobe și două ieșiri de tact. Un modul auxiliar prevăzut pentru extinderea generatorului principal, cu 32 canale de date și 4 canale de strobe, permite rezolvarea temelor de testare mai pretențioase. Pentru achiziția de date analizorul logic posedă 4 plăci, de asemenea detașabile, totalizînd 104 canale de date cu frecvența pînă la 330 MHz. Limbajul utilizat este Pascal.

Scanned with OKEN Scanner



Fig. 10.8. Schema simplificată a generatorului de vectori de testare aparținînd analizorului logic DAS 9100 (blocurile cu rol major sînt redate cu linie groasă).

Instrucțiunile privitoare la modul în care trebuie să fie generați vectorii de testare sînt stocate în registrul de adrese al memoriei microcodului (fig. 10.8), Din registru instrucțiunile sînt transferate în memoria microcodului și, prin intermediul magistralei Z 80, vectorii de testare sînt introduși în memoria de vectori plasată la ieșirea generatorului. Extragerea vectorilor din memorie și transmiterea lor la piesa testată prin intermediul numărătorului de ieșire, într-un ciclu oarecare k, începe în ciclul $k-2$, prin transferarea instrucțiunii respective din memoria microcodului în registrul de instrucțiuni. Sînt folosite în acest scop 3 tipuri de instrucțiuni, și anume de control, salt (jump) și strobe primele avînd în esență rolul de a comanda logica de control. Ca urmare, fie că instrucțiunile de salt sînt trecute în vîrful stivei, fie conținutul registrului PC+1 este adus în registrul de instrucțiuni. La comanda CALL conținutul registrului PC+1 trece în memoria stivă, iar instrucțiunile de salt sînt aduse în multiplexorul de instrucțiuni. În ciclul $k-1$ ieșirea multiplexorului de instrucțiuni este trecută în registrul PC și folosită pentru a selecționa un anumit element din memoria vectorilor de testare. Vectorul selecționat este transmis în ciclul k la ieșire. În concluzie, generarea vectorilor se face aici după un procedeu pipeline tipic, aplicat în 3 pași succesivi.

Scanned with OKEN Scanner

Vectorii de testare obținuți la ieșirea generatorului au lungimi de cîteva mii de cuvinte și pot fi repetați în mod indefinit, dacă tema de testare o cere. Ieșirile de strobe sînt utile, între altele, pentru simulare la proiectarea microprocesoarelor ; într-adevăr, vectorii de testare pot fi organizați ca magistrale de adrese și date, iar semnalele de strobe — ca magistrală de control, pentru a simula funcțiile externe ale microprocesorului. Astfel de facilități referitoare la microprocesoare sînt extrem de utile în practică, deoarece testarea acestor integrate are anumite particularități, care nu pot fi trecute cu vederea, fără a compromite eficacitatea testului. ■

10.6. Testarea microprocesoarelor și memoriilor

Elaborarea nnor tehnici speciale pentru testarea funcțională a plăcilor cu microprocesoare este cea mai bună dovadă că problema în sine nu este ușor de rezolvat. Mai mult, există anumite cerințe caracteristice pentru fiecare metodă de testare de acest fel, cerințe de care proiectantul trebuie să țină cont atunci cînd își concepe placa. Din această categorie face parte *analiza de semnătură*, tehnică elaborată de Hewlett-Packard [10.11].

• Pentru aplicarea ei trebuie să se dispună de o serie de facilități, între altele de :

— mijloace pentru deschiderea buclelor de reacție (fig. 10.9, *a*) ;

— semnale de tact, start și stop cu frecvență adecvată pentru analiza de semnătură (fig. 10.9, *b*) ;

— mijloace pentru a obține funcționarea microprocesorului în așa-numitul „mod liber" (fig. 10.9, *c*).

Să le examinăm pe scurt. Deschiderea buclelor de reacție se realizează comod prin forțarea unui nod la masă, cu ajutorul programului, și anume, fie blocînd poarta P din bucla de reacție (acul K la masă fig. 10.9, *a*) fie invalidînd elementele următoare ale buclei. Punerea acului K la masă se face automat, prin intermediul matricii de relee din fig. 10.9, *b*, comandată de program. La plăcile complexe cu număr mare de noduri ($n > 200$), intervine însă o dificultate : dacă semnalul de tact pentru analiza de semnătură are frecvența prea mare, testerul poate respinge plăci funcțional ireproșabile ; dacă e prea mică, proba se dovedește neconcludentă. O anumită suplețe în alegerea frecvenței de tact apare deci ca strict necesară ; ea este asigurată de matricea de relee din fig. 10.9, *b* (n coloane × m linii), mai exact, de proprietățile de multiplexare ale acesteia. Astfel, conectînd acul K_{nm} la intrarea de tact și deschizînd releul coloanei n, acele K_{n1}, K_{n2}... fiind conectate

Scanned with OKEN Scanner



Fig. 10.9. Testarea plăcilor echipate cu microprocesoare prin procedeul analizei de semnătură.

la nodurile plăcii testate, programatorul dispune practic de *m* semnale de tact diferite, căci orice semnal existent pe placă poate servi acum ca semnal de tact. Similar se poate proceda cu semnalele de start și stop. Utilizarea însuși a semnalului de testat pentru reproducerea semnalului de tact anulează orice risc de alegere nepotrivită a frecvenței. În sfîrșit funcționarea microprocesorului în modul liber este obținută prin invalidarea memoriilor PROM, ROM și RAM cu ajutorul acelor K_a, K_b, K_c observabile pe fig. 10.9, *c*. Similar trebuie să se procedeze cu orice alt integrat care are o ieșire pe magistrala de date. Totodată, acele $K_e \ldots K_f$ forțează o instrucțiune anumită, fixă, pe magistrala de date. Ca urmare, microprocesorul astfel „izolat" poate fi testat fără dificultăți; el va servi în continuare ca bază pentru testarea celorlalte integrate. Se vede

ușor cît de important este pentru metoda analizei de semnătură ca în faza de concepție a plăcii să se prevadă, în punctele esențiale pentru testare, integrate care să dispună de intrări de validare/invalidare. Cu această precauțiune, analiza de semnătură reclamă timpi de programare și testare în general mai mici decît metodele bazate pe simularea plăcii. ■

Testarea funcțională a memoriilor RAM cu timp de acces mic, sub 20 ns, nu reprezintă nici ca o temă facilă. Există aici o interacțiune complexă între semnalele de intrare (adrese, date, comenzi, tact) și semnalele de ieșire (date), ceea ce implică o formă riguros exactă a impulsurilor de lucru — deci și a celor de testare — cu flancuri specificate în limite restrînse, de ordinul 1 ns. În plus, testarea funcțională a memoriilor RAM trebuie să se facă într-un domeniu larg de valori, în care durata ciclurilor și momentele lor de apariție, ca și nivelele de tensiune să varieze în limite apreciabile, în acord cu condițiile reale de funcționare ale memoriei.

• Un tester tipic, capabil să răspundă unor astfel de exigențe este J 389 cu structura de bază vizibilă în figura 10.10. Acesta generează semnale de testare în domeniul 0—32 μs, cu programarea flancurilor în pași mici ($\Delta \approx 0{,}5$ ns). Totodată el compară datele prescrise cu cele reale obținute la ieșire, cu o precizie de ± 500 ns. Blocurile cu rol decisiv în formarea unor semnale cu o acuratețe atît de bine controlată sînt cele 3 generatoare redate în schemă cu linie groasă : generatorul pentru vectorii de testare, cel cu temporizare programabilă și generatorul pentru formatul semnalelor. Generatorul vectorilor de testare produce secvențe de adrese, date de intrare și ieșire, ultimele servind ca referință la testare. La rîndul său, generatorul cu temporizare programabilă asigură precizia flancurilor la semnalele de tact pentru memoria testată ; mai exact, el determină momentul de apariție al fiecărui flanc, adică numărul de întîrzieri Δ în raport cu valoarea de referință. Generatorul este microprogramat și posedă memorii RAM pentru instrucțiunile aferente întîrzierilor Δ. Formatul semnalelor — adică corespondența dintre diferitele evenimente care apar în ciclu și momentele de apariție respective — este stabilită de al 3-lea generator, folosind datele furnizate de primele două. Pentru fiecare ciclu de testare funcțională generatorul de format al semnalelor primește instrucțiuni de la generatorul vectorilor de testare și, în acord cu acestea, stabilește un timp de ciclu și un număr de întîrzieri Δ produse de generatorul timing, comandînd apoi transferul semnalelor la pinii memoriei testate, prin intermediul driverelor redate pe figură. Blocul de măsurări analogice asigură acuratețea semnalelor astfel produse. Dacă survine o eroare de timing (sau

Scanned with OKEN Scanner



Fig. 10.10. Precizia semnalelor este esențială la testarea memoriilor RAM ; la sistemul J 389 aceasta este asigurată de blocurile cu chenar gros.

nivel al tensiunii semnalului), eroare care, fiind prea mare, nu poate fi compensată de către circuitele de întîrziere, operatorul este imediat avertizat prin intermediul displayului [10.12]. ■

• O programare precisă a flancurilor cu rezoluție de 1 ns se realizează și la sistemul L 200, tester cu o arhitectură compozită, atît pentru testări funcționale cît și in-circuit (fig. 10.11). Principalul avantaj al unei astfel de combinații — față de alternativa cu testere independente — vine din utilizarea unor software comun, cu reducerea corespunzătoare a timpului de programare, precum și din evitarea eventualelor probe

Scanned with OKEN Scanner



Fig. 10.11. Schema simplificată a sistemului L 200 pentru testare combinată, funcțională și in-circuit.

redundante. Elementul central al testerului este calculatorul rapid PDP 11-44, care generează automat vectorii de testare. Ca rezultat, prin intermediul a două procesoare, unul analogic, celălalt digital, acesta efectuează teste analogice in-circuit și funcționale ca și teste digitale in-circuit cu frecvențe pînă la 5 MHz precum și teste de performanță funcțională pînă la 10 MHz. Diferitele configurații algoritmice necesare testării memoriilor RAM și ROM sînt generate de sistem, iar diagnosticul se efectuează automat. Sistemul este dotat cu posibilități de analiză de semnătură și cu dispozitive „chip data mapping", permițînd un diagnostic rapid al plăcilor cu microprocesoare și memorii : pînă la 100 000 probe/s, performanță care trebuie atribuită, în mare măsură vitezei calculatorului central [10.13]. În sfîrșit, simulînd foarte precis funcțiile microprocesoarelor, apoi ciclurile de memorie și operațiile de intrare-ieșire, părțile care interesează ale plăcii pot fi făcute să funcționeze independent, ceea ce ușurează mult operația de testare. ■

Scanned with OKEN Scanner

10.7. Testarea produselor software — trei strategii

Între *programe* și produsele industriale obișnuite există similitudini pe care specialiștii le-au observat de mai mult timp. Cea mai clară dintre ele ține de procesul de elaborare a programelor, unde se observă exact aceleași faze ca la elaborarea oricărui alt produs: specificare, proiectare, implementare, întreținere, ceea ce justifică denumirea, deja încetățenită, de „produs software" sau „produs program". Similitudinea dintre programe și produsele industriale nu este, bineînțeles, decît parțială ; nici nu poate să fie altfel, dat fiind caracterul abstract (și unic) al programelor. Dar aceasta nu împiedică ca anumite tehnici, tipic industriale, să fie transpuse cu succes în domeniul produselor software, între altele tehnicile de testare, respectiv de verificare a fiabilității programelor. Ne vom concentra acum asupra strategiilor utilizate pentru testarea produselor software — aspect tot atît de important ca cel referitor la hardware, și atît de intim legat de acesta încît separarea lor este uneori imposibilă.

Vom începe cu o precizare referitoare la ce se înțelege printr-un program fiabil. Orice program trebuie, desigur, să corespundă specificațiilor impuse. Dar structurile software moderne sînt uneori atît de complexe, încît elaborarea unui program complet fără defecte este, cel puțin pentru moment, o utopie. Se preferă de aceea să se vorbească de *produse software stabile*, înțelegîndu-se prin aceasta programe la care timpul mediu între defecte (MTBF, media timpului de bună funcționare) este relativ lung. Stabilitatea programelor poate fi obținută pe două căi. Dacă programul este relativ simplu se apelează la metoda analitică, în care programul deja elaborat se testează sub raportul corectitudinii, folosind diverși algoritmi de verificare. La programe complexe, alternativa analitică nu mai dă satisfacție. Ea ar conduce la teste mult prea laborioase și lungi, așa că este de preferat ca structura programului să fie „construită" pas cu pas, evitîndu-se permanent sursele de eroare : aceasta este metoda constructivă, cunoscută sub numele de „procedeul finisării succesive" sau „outside-in". Un rol esențial are aici limbajul de programare, care trebuie să asigure transparența procedurii de proiectare a programului. Se recomandă limbajul Pascal sau alte limbaje evoluate.

O problemă delicată la testarea produselor software complexe este reducerea în limite rezonabile a timpului de testare, La fiecare nivel

Scanned with OKEN Scanner

al unui produs software se operează cu cel puțin 20—30 funcțiuni elementare. Combinațiile tuturor acestor funcțiuni reprezintă o mulțime atît de mare, încît verificarea integrală, în bloc, devine practic imposibil de efectuat. Specialistul trebuie atunci să se mulțumească cu o submulțime de combinații, eliminînd pe cît posibil testele redundante. Însă chiar dacă redundanța ar fi complet evitată, timpul necesar identificării defectelor nu este chiar scurt, deoarece submulțimea de combinații posibile rămase, care oricum trebuie testate, poate pune probleme de codificare și compilare.

• Dificultatea se face resimțită acut la testele efectuate după cea mai simplă și mai răspîndită dintre strategii, cunoscută sub numele de *test determinist*. Prin testul determinist se urmărește să se stabilească dacă funcțiile produsului software corespund cu specificațiile. Testul are caracter de probă preliminară, obligatorie, căci dacă un produs nu corespunde la o astfel de încercare este clar că aplicarea unor teste mai rafinate nu are sens. Este deci important să se reducă pe cît posibil timpul și să se crească productivitatea testului. O soluție eficientă în acest sens este utilizarea așa-numitelor „Colon-Words" pentru definirea funcțiilor produsului software [10.14]. Colon-Words sînt subrutine construite interactiv, cu posibilitatea de a fi făcute foarte scurte, în vederea reducerii timpului de compilare. Ele derivă din sistemul de programare FORTH. Un Colon Word se poate referi la cel definit anterior, dar nu poate fi folosit succesiv. Concentrarea lor într-un fișier (submit file) oferă o cale simplă pentru testarea automată a programelor software. ■

Dacă în produsul software testat există programe paralele, sau dacă sistemul are mai multe sarcini (sistem multi tasking — multi programming) testul determinist nu mai este recomandabil.

• O altă strategie mai puțin simplă, dar, în schimb, capabilă să simuleze condiții de încercare mai severe, se dovedește acum net superioară. Afirmația se justifică ușor dacă considerăm o anumită categorie de defecte care survin în cazul funcțiunilor cu desfășurare serială. Într-o astfel de serie de funcțiuni, cu succesiune bine determinată, pot lipsi unele faze (un exemplu tipic îl constituie absența anumitor întreruperi într-un job management). Defectul este atunci relativ greu de depistat prin procedeele convenționale și, pentru a-l găsi, trebuie să existe anumite sarcini (task) care fac apel frecvent la funcțiile sistemului. Soluția problemei este ca testul să includă pe lîngă sarcina normală și o sarcină de natură asincronă, ultima cu incidență mai mare decît prima. Cele două sarcini au caracter de funcții „competitive" în sistem (în spiritul exemplului anterior, funcțiile aferente unui job management pot fi

Scanned with OKEN Scanner



Fig. 10.12. Strategii pentru testarea produselor software.

oricînd privite ca sarcini competitive). Comanda sarcinii asincrone se realizează prin întreruperi produse de un generator de tact cu programare aleatoare. În aceste condiții, dacă testul este aplicat un timp suficient de lung, crește foarte mult probabilitatea ca sarcina asincronă să o întrerupă pe cea sincronă, într-un domeniu critic oarecare, ceea ce conduce la identificarea defectului. Testul permite verificarea produsului în situații specifice, de genul deadlock (cînd două sau mai multe procese așteaptă pentru aceeași resursă) sau reentranță (cînd sarcina asincronă și cea normală apelează la aceleași funcțiuni). Schema de principiu este vizibilă în fig. 10.12. ■

• A treia strategie pentru testarea produselor software este orientată spre identificarea defectelor de performanță, de exemplu anumite întîrzieri ale întreruperilor, provocate de viteza de răspuns prea mică a sistemului. Prin viteză de răspuns se înțelege aici intervalul de timp din momentul apariției unui eveniment și momentul reacției software-ului. Verificarea se face cu un numărător invers (count down), prin declanșarea unei întreruperi și numărarea perioadelor de tact aferente întîrzierii. Similar se procedează și pentru măsurarea timpului necesar efectuării funcțiilor sistemului, cu diferența că în acest caz se folosesc trei numărătoare inverse. Unul dintre numărătoare este inițializat înainte de apelul funcției testate, iar după ce funcția preia comanda sistemului se citește timpul [10.15].

Rezultă că exceptînd defectele simple (abateri de la specificația programelor, etc.), evidențiabile printr-un test determinist, restul cazurilor reclamă strategii mai sofisticate, deci și un timp de testare mai lung, uneori mai multe zile sau chiar săptămîni. În schimb, se descoperă un procent mult mai ridicat de defecte ale produsului software, decît cu testul determinist. ■

Scanned with OKEN Scanner

10.8. Concluzii

Trei tendinţe dominante se observă în ultimul timp în domeniul testării automate. Întîi, asocierea testării funcţionale cu testarea in-circuit (eventual cuplate în aceeaşi unitate, spre a utiliza un software comun) şi implementarea unor strategii eficiente bazate pe această testare combinată. Apoi, dezvoltarea unei clase de testere compatibile cu sistemele CAD/CAM, aflate azi în plină evoluţie şi, în sfîrşit, testarea produselor software prin includerea în test a unei sarcini asincrone cu acces aleator, pe lîngă sarcina normală şi considerarea celor două tipuri de sarcini „în competiţie". Strategiile de testare din această ultimă categorie constituie în prezent un domeniu activ de cercetare, în care sînt de aşteptat rezultate importante.

Scanned with OKEN Scanner

11. Integrate cu autotestare şi autocorecţie

11.1. Introducere

Pe măsură ce microcalculatoarele preiau sarcini de comandă şi reglare tot mai sofisticate, importanţa problemelor de *fiabilitate* creşte pînă la a deveni la un moment dat predominantă. Tot atît de mult, sau poate mai mult, creşte însă şi gradul de dificultate al acestor probleme. Doi factori contribuie cu precădere la această stare de lucruri. Pe de o parte, structura integratelor, din ce în ce mai fină, măreşte probabilitatea ca, în mod accidental, de exemplu într-o celulă de memorie, un bit să treacă de la 1 la 0 sau invers. Integritatea datelor este astfel compromisă în întregul sistem, ceea ce poate conduce la efecte foarte neplăcute în practică : o freză care avansează în loc să se retragă, un sistem de testare şi selecţie automată care respinge produsele bune, un aparat de analize medical care falsifică rezultatele, etc. Depistarea la timp a unor astfel de erori apare deci ca esenţială, şi ea nu este deloc o sarcină simplă. Pe de altă parte, este clar că tendinţa modernă de a echipa sistemele cu memorii de capacitate tot mai mare complică considerabil lucrurile, deoarece memoria poate deveni o sursă importantă de erori. Fiabilitatea sistemului în ansamblu poate fi totuşi crescută în condiţiile utilizării unor circuite specializate de corecţie a erorilor — precum şi prin aplicarea unor tehnici specifice, pe care ne propunem să le examinăm în cele ce urmează.

Există două tipuri de erori care pot altera integritatea datelor în memoriile dinamice, şi anume : erori permanente şi fugitive. Prin *erori permanente* se înţeleg defecte de structură ale integratului, provocate de exemplu de întreruperi sau scurtcircuite, defecte care prin procedurile curente de testare preliminară, respectiv îmbătrînire artificială („burn-in", v. § 9.4) nu au putut fi depistate şi eliminate. Rezultă că defectele de acest gen au caracter determinist, ele putînd afecta o linie sau o coloană a reţelei de celule de memorie, eventual o singură celulă, sau pot scoate din uz întregul integrat. Din contră, *erorile fugitive* au caracter aleator. Ele apar — sau pot dispare — ca urmare a influenţei unor factori perturbatori, de exemplu, radiaţii, fluctuaţii ale tensiunii de alimentare

Scanned with OKEN Scanner

zgomote în sistem etc. și ele afectează, de regulă, una sau două celule ale memoriei — suficient totuși pentru ca sistemul să se comporte eronat. Se observă aici o diferență esențială față de memoria umană, care poate de asemenea să conțină date eronate, dar care sînt repede eliminate prin mecanisme asociative [11.1], astfel încît comportamentul să rămînă în ansamblu corect.

11.2. Particulele alfa și integritatea datelor

Existența unor erori fugitive în memoriile RAM dinamice a fost observată de mai mult timp. Totuși, explicația acestui fenomen a întîrziat să apară, pînă în 1978, cînd doi cercetători de la Intel, T. May și M. Woods au avansat ipoteza că trecerea spontană a unui bit dintr-o stare în cealaltă s-ar putea datora radiațiilor alfa emise de elementele radioactive din suportul ceramic. Se știe că orice probă de sol conține thoriu și uraniu în cantități infime. Aceste urme sînt capabile să genereze pînă la 1—2 particule/cm²/oră, cu o energie de circa 8 Mev. Ar fi însă suficienți 5 Mev pentru ca particula alfa, penetrînd în pastila de siliciu sub un unghi convenabil, să dea naștere la peste 10 perechi electroni-goluri (v. medalionul fig. 11.1). Dacă particula pătrunde într-o celulă de memorie aflată în starea 1, atunci sarcina celulei se poate anula, iar probabilitatea ca celula să treacă în starea 0 devine foarte mare. Efectul penetrării radiațiilor alfa se poate deci explica printr-un model conceptual foarte simplu [11.2]. Din nefericire, concluzia la care sîntem astfel conduși este că celulele aflate inițial în starea 0 nu sînt afectate de particulele alfa — un fapt pe care practica îl infirmă. O explicație mai bine corelată cu experimentul se obține cu ajutorul unui model avansat de curînd de cercetătorii de la Bell Laboratories, model care ține cont de locul din integrat pe unde pătrunde particula ; căci este evident că celula se va comporta cu totul altfel în cazul în care particula cade peste un condensator de stocare, decît dacă coliziunea se produce, de exemplu, cu un tranzistor.

Modelul este redat schematic în fig. 11.1, unde cu C_{s1}, C_{s2} au fost notați condensatorii de stocare, iar cu C_{R1}, C_{R2} — condensatorii de regenerare a biților. Schema corespunde unei celule de memorie RAM dinamică. Să admitem că coliziunea cu particula alfa are loc la nivelul condensatorului de stocare C_{s1}, sau a condensatorului C_{R1} aferent de regenerare. În ambele cazuri va rezulta un bit eronat de valoare 1, ca urmare a energiei excedentare primite. Dacă același lucru ar fi avut loc pe partea cealaltă, adică a celulei neselecționate (C_{s2}, C_{R2}), ar fi

Scanned with OKEN Scanner



Fig. 11.1. Modelul generalizării erorilor fugitive în memoriile RAM sub efectul particulelor α ; în medalion : pătrunderea particulei în celula de memorie.

rezultat un bit eronat de valoare 0. Biți eronați, 0 sau 1, se obțin și dacă particula cade pe tranzistorii T_1 sau T_2, eventual pe circuitele periferice. Momentul coliziunii este de asemenea important, știut fiind că de exemplu în timpul ciclurilor de regenerare, respectiv citire/scriere, în memoria RAM pot ușor să se introducă erori datorită radiației alfa.

Doi factori pot influența puternic „sensibilitatea" memoriilor dinamice RAM în raport cu radiația alfa. Aceștia sînt tensiunea de alimentare și frecvența ciclurilor. Astfel, o reducere a tensiunii de la valoarea nominală U_N la 0,8 U_N diminuează cu un ordin de mărime numărul erorilor fugitive și o afirmație similară se poate face despre reducerea frecvenței (prelungirea duratei ciclurilor). În plus, să observăm că unii constructori de memorii au obținut rezultate notabile prin „glazurarea" pastilei cu un material anti-alfa de tipul siliconului sau poliamidei. Specialistul are deci la îndemînă unele mijloace de a lupta împotriva erorilor provocate de particulele alfa, deși este evident că o memorie complet imună din acest punct de vedere nu există. De aceea

Scanned with OKEN Scanner

se pune întrebarea : nu este oare preferabil să se doteze memoria cu dispozitive eficiente de testare, capabile nu numai să identifice, ci și să corecteze erorile, imediat ce ele apar ? Desigur, o astfel de memorie cu autotestare și autocorecție ar îmbunătăți apreciabil fiabilitatea întregului sistem. Aceasta este una dintre direcțiile importante în care se concentrează în prezent atenția specialiștilor.

11.3. Erorile permanente și fiabilitatea sistemului

Datorită numărului mare de componente și legături lipite, analizele de fiabilitate ale echipamentelor cu microprocesoare prezintă anumite particularități — deși metodele de calcul rămîn în principiu cele clasice, utilizate curent în toate ramurile tehnicii. Să considerăm intervalul de timp din momentul în care un echipament începe să funcționeze, pînă în momentul cînd el se defectează, să zicem, datorită unei erori permanente. Acest interval este o mărime pozitivă care ia valori la întîmplare, deci o variabilă aleatoare, cu numele de *durată de funcționare*. Valoarea așteptată a variabilei se numește *media timpului de bună funcționare* (MTBF). Pentru precizarea ideilor în legătură cu durata medie de funcționare, să reținem cîteva valori tipice : la memoriile de 64 K MTTF este de 109,7 zile pentru erorile corectabile simple (de 1 bit) și 7 021 zile pentru cele necorectabile (de 2 biți). În cazul erorilor fugitive corespunzătoare MTTF sînt de circa 8 ori mai mici [11.3], ceea ce este explicabil, deoarece se știe că acestea sînt mult mai frecvente.

Așa cum s-a arătat în cap. 9, în analizele de fiabilitate se folosește adeseori funcția $\lambda(t)$, sau *rata căderii* din fig. 11.2, *a*, unde cu $f(t)$ s-a notat densitatea de probabilitate a variabilei aleatoare și cu $F(t)$ funcția de repartiție, presupusă subunitară. S-a văzut în § 9.4 că $\lambda(t)$ exprimă densitatea probabilității de defectare a echipamentului la momentul t, cu condiția ca produsul să nu fi căzut înainte de acest moment. Ca și în cazul fig. 9.3, se remarcă cele trei domenii tipice : cel al defectelor timpurii provocate de abaterile de fabricație, apoi domeniul de viață utilă caracterizat prin defecte sporadice și, în sfîrșit, domeniul defectelor provocate de uzură. Dacă defectele timpurii sînt eliminate prin procedee de îmbătrînire artificială (burn-in), iar defectele de uzură se reduc la valori neglijabile prin înlocuiri repetate, rămîne porțiunea centrală a curbei cu $\lambda(t) = \lambda = \text{const}$. Aceasta corespunde unui caz important, cel al repartiției exponențiale, care aproximează destul de

Scanned with OKEN Scanner



Fig. 11.2. Funcția $\lambda(t)$ (*a*) și distribuția exponențială (*b*).



Fig. 11.3. Față de modelul de fiabilitate Weibull (linie întreruptă), modelul optimizat (linie plină) are momentele mai apropiate de procesul real, deci valoarea prezisă a fiabilității (suprafața dublu hașurată) este mai exactă.

Scanned with OKEN Scanner

bine defectarea echipamentelor microelectronice, în ciuda faptului că neglijează efectele de îmbătrînire : căci dacă $\lambda = \text{const}$, aceasta înseamnă că produsul care a supravieţuit pînă în momentul t va funcţiona în următorul interval de timp tot atît de bine, deci, ca şi cînd ar fi nou. Repartiţia exponenţială este ilustrată în fig. 11.2, *b* prin densitatea de probabilitate $f(t)$.

Un model mai general, frecvent utilizat în analizele de fiabilitate este repartiţia Weibull din fig. 11.3, unde β este un factor de formă, iar α — un factor de scară. Se vede uşor că pentru $\alpha = 1/\lambda$ şi $\beta = 1$ obţinem repartiţia exponenţială din fig. 11.2, *b*. Dacă din măsurări se obţin date suficiente pentru calculul momentelor variabilei aleatoare, atunci se poate face analiza de fiabilitate cu ajutorul aşa-numitului *model de fiabilitate optimizat* [11.4]. Calculul acestuia se face astfel încît momentele repartiţiei calculate $\hat{m}_i$ să fie cît se poate de apropiate de momentele reale măsurate m_i, deci erorile

$$\varepsilon_i = \hat{m}_i - m_i \quad i = 1, 2, 3, \ldots$$

să fie minime, cu respectarea anumitor restricţii. Problema se rezolvă după metoda dată în [11.5], iar calculul se face automat prin programare liniară. Se observă pe fig. 11.3 că fiabilitatea rezultată diferă mult de cea obţinută cu modelul Weibull. Pe de altă parte este evident că modelul optimizat, avînd momentele cele mai apropiate de momentele măsurate, conduce la rezultate mai realiste. Modelul optimizat este deci un mijloc de analiză a fiabilităţii mai elastic, capabil să se „muleze" mai bine pe procesul real decît modelele analitice (exponenţial, Weibull, etc.). Astfel, în cazul din fig. 11.3 ar fi riscant să se tragă concluzii din modelul Weibull, căci fiabilitatea prezisă din acest model (suprafaţa haşurată) este mult mai mare decît fiabilitatea reală a produsului (suprafaţa dublu haşurată) obţinută din momentele măsurate ale procesului. Nu vom insista aici asupra problemei, deoarece exemplele concrete de calcul din [11.5] şi [11.4], cap. III permit o comparaţie simplă şi clară între cele două metode.

11.4. Depistarea erorilor permanente

S-a notat mai înainte că erorile permanente se datoresc unor defecte de fabricaţie (de exemplu întreruperi, scurtcircuite, etc.) rămase după aplicarea procedurilor uzuale de îmbătrînire artificială. Deşi relativ reduse ca număr, aceste erori pot contribui sensibil la căderile sporadice ale echipamentelor în perioada de viaţă utilă (fig. 11.2 *a*)

Scanned with OKEN Scanner

și de aceea depistarea lor este importantă. Cu atît mai mult dacă strategia utilizată permite și diagnosticarea cauzelor, eventual dă indicații pentru realizarea corecțiilor, cum este cazul strategiei propusă în [11.6].

Două principii stau la baza oricărei strategii de testare și ele derivă direct din cunoscutele principii juridice : „vinovat pînă la probarea inocenței", sau „inocent pînă la probarea vinovăției". Este desigur o atitudine sănătoasă să ne ghidăm după primul principiu în probele de casă, suspectînd de la bun început produsul că ar fi defect, și după cel de al doilea în probele de exploatare. Atitudinea aceasta poate să pară prea severă la prima vedere, dar ea este totuși justificată, date fiind consecințele economice ale testărilor imperfecte. Să considerăm pentru ilustrare o placă cu n circuite integrate și m conexiuni și să admitem că acestea constituie principalele surse de defecte care pot scoate placa din uz. Notînd cu R_I probabilitatea de funcționare fără defect, deci fiabilitatea circuitelor integrate și cu R_K fiabilitatea conexiunilor, cum defectarea acestora are loc independent unele de altele obținem fiabilitatea plăcii

$$R_P = R_I^n R_K^m$$

Se observă că R_P va avea în general valori mici deoarece R_I și R_K sînt numere subunitare ridicate la puteri mari. Dacă, de exemplu R_P=0,98 (două circuite integrate defecte din 100) și din procesul de fabricație rezultă $R_K = 0{,}998$ (2 conexiuni imperfecte la 1 000 conexiuni), iar placa are $n = 100$ integrate cu $m = 180$ conexiuni obținem

$$R_P = 0{,}98^{10}\ 0{,}998^{180} = 0{,}57$$

o fiabilitate foarte redusă, adică 43% din plăci vor avea cel puțin cîte un defect. Toate aceste defecte vor trebui depistate, de unde se vede clar cît de important este ca strategia de testare să fie eficientă. Totuși, ea nu poate fi perfectă și va trebui să admitem o fiabilitate a procedurii de testare $R_T < 1$. Atunci procentul de plăci defecte pe care procedura de testare le lasă să treacă drept bune va fi

$$F_T = (1 - R_P)(1 - R_T)$$

în cazul exemplului de mai sus ; pentru $R_T = 0{,}95$ avem $F_T = 0{,}021$, deci circa 2% din plăcile considerate bune după testare sînt, de fapt, defecte. Desigur, o parte din acestea vor fi eliminate în pașii superiori ai procedurii de testare, de pildă la testarea sistemului asamblat. Referindu-ne în principal la testele efectuate de utilizator, o strategie eficientă de testare [11.7] trebuie să includă cel puțin următorii pași :

Scanned with OKEN Scanner

— Testarea plăcii în gol, fără integrate, urmărind depistarea scurt-circuitelor, eventual întreruperi ale conexiunilor. Cu excepția plăcilor multistrat, care pot pune probleme de accesibilitate, procedura de testare este relativ simplă.

— Testarea plăcii cu integrate. Complexitatea procedurii crește mult față de pasul anterior, în principal datorită necunoașterii exacte a mecanismelor de defectare a integratelor, ca și ignorării diverselor interacțiuni provocate de defectele respective. Necesitatea testării la frecvența maximă de lucru poate de asemenea să pună probleme delicate, provocate de pildă de întîrzieri.

— Testarea plăcii ca parte a sistemului și testarea sistemului în ansamblu, ambele orientate spre verificarea corectitudinii modului de proiectare, mai degrabă decît a defectelor propriu-zise.

— Testarea de service, operație considerabil ușurată de aparatura modernă pentru analiza semnăturii (de exemplu, multimetrul Hewlett-Packard 5005A).

Se observă, pe de o parte, că procedura de testare are o serie de limitări, dictate mai ales de incompletitudinea informațiilor de care dispune operatorul. Pe de altă parte, cheltuielile de service sînt tot mai grevante, crescînd apreciabil odată cu complexitatea sistemelor. De aceea tendința recentă a unor constructori de a dota echipamentele complexe cu dispozitive de testare și corecție proprii pare pe deplin justificată, în special în cazul sistemelor de la care se cere o siguranță foarte mare în funcționare; iar prima soluție, cea mai apropiată de structura tradițională a integratelor, este prevederea unor circuite redundante.

11.5. Corecții în memorie. Circuite redundante

În ciuda testării riguroase la producător, *memoria* rămîne un „punct sensibil" al sistemului, poate cel mai sensibil ca posibilități de defectare. De aceea este natural ca proiectanții să fie interesați în echiparea în primul rînd a memoriilor cu circuite de corecție redundante. O anumită dificultate rezultă desigur de aici, pentru că circuitele în cauză ocupă o parte nu chiar neglijabilă din suprafața totală a pastilei (circa 20%); dar impedimentul nu este grevant mai ales în condițiile creșterii continue a densității și reducerii lungimii canalului, iar avantajele ca fiabilitate sînt incontestabile. În caz de avarie, un bloc de circuite redundante înlocuiește blocul defect din memorie, operația efectuîndu-se printr-o tehnică deja tradițională: arderea unui fuzibil de polisiliciu.

Scanned with OKEN Scanner

Blocul redundant conține toate circuitele active ale blocului din memorie, adică matricea de memorie, logica pentru selecția coloanelor, decodificatorul coloanelor, amplificatorul de sens și buferul de intrare date. Înlocuirea blocului de memorie defect se face cu ajutorul unui circuit specializat și anume un *bufer de corecție*, care conține și fuzibilul amintit

• Un exemplu tipic de integrat dotat cu astfel de circuite pentru corectarea defectelor este memoria EPROM MK 2764 (Mostek), având ștergere cu raze ultraviolete [11.8]. Blocul redundant și unul dintre blocurile de memorie — cel care urmează să fie înlocuit — sînt reprezentate în fig. 11.4. De fapt integratul posedă două grupe de cîte 5 blocuri de memorie, adică un bloc redundant și 4 blocuri de memorie propriu-zise în fiecare grup, blocul redundant putînd înlocui numai un bloc defect din propriul său grup. În partea inferioară a figurii se observă buferul de corecție, redat sub formă de bloc (dreapta) și schemă de detaliu (stînga). Comanda de înlocuire a blocului defect se efectuează prin intermediul circuitelor de multiplexare.

Să presupunem că în timpul testării memoriei se depistează o eroare la una din ieșiri. Atunci intrarea aferentă este validată (chip enable, $\overline{CE}$), ceea ce provoacă o creștere cu 25 V a semnalului de corecție (repair, v. fig. 11.4) și o scădere de la 5 V la 0 V a semnalului complementar, $\overline{repair}$. Ca urmare, tranzistorul T_1 trece în starea de conducție, determinînd arderea fuzibilului F, stările semnalelor care comandă multiplexorul se schimbă, iar datele de intrare, respectiv ieșire, sînt conduse acum la blocul redundant, în locul blocului de memorie defect. Orice eroare permanentă survenită în celulele individuale sau în coloanele memoriei este astfel eliminată — nu însă și erorile aferente liniilor, sau cele, totuși posibile, din buferul de corecție sau multiplexoare. Există deci și defecte necorectabile. Să notăm cu R_n fiabilitatea blocurilor asociată acestui tip de defecte și cu R fiabilitatea blocurilor aferente defectelor corectabile, ceea ce revine la a spune că $1 - R$ este probabilitatea de defectare a unui bloc. Atunci, cum defectele care pot surveni au caracter de evenimente independente [11.9] fiabilitatea memoriei fără circuite de corecție este produsul fiabilităților, adică

$$R_0 = R^8 R_n$$

memoria avînd în acest caz 8 blocuri. Raționînd similar se obține fiabilitatea memoriei cu circuite de corecție R_C, redată în fig. 11.4 unde primul termen din paranteză reprezintă numărul de combinații de 5 blocuri luate cîte 4, multiplicat prin probabilitatea de a avea 4 blocuri bune (R^4) și un bloc defect ($1 - R$). Dacă acum notăm cu k raportul fiabilităților cu și fără corecții, adică

$$k = R_C/R_0$$

Scanned with OKEN Scanner



Fig. 11.4. Înlocuirea blocului de memorie defect prin blocul redundant; stînga-jos: schema buferului de corecție și a multiplexorului.

Scanned with OKEN Scanner

observăm că $k \gg 1$, deci circuitele de corecție produc o creștere substanțială de fiabilitate.

Pe de altă parte remarcăm că tehnica fuzibilelor de polisiliciu nu este scutită de unele dezavantaje, rezultate din faptul că puterea necesară arderii fuzibilului este destul de ridicată. Tranzistorul T_1 trebuie dimensionat în consecință, deci ocupă o suprafață relativ mare față de ceilalți tranzistori de pe pastilă. Aceasta se adaugă creșterii de suprafață cerută de blocurile redundante și de circuitele de corecție. În plus, restricția ca un bloc să corecteze numai blocurile din propriul său grup de 5 conduce la o reducere a fiabilității memoriei în ansamblu ; eliminarea acestei restricții ar fi însemnat însă o complicare considerabilă a circuitelor de corecție, în genere nejustificată prin creșterea de fiabilitate obținută. ■

În acest context, dacă fiabilitatea memoriei este de o deosebită importanță, nu este oare mai rațională utilizarea unui circuit specializat care, pe lîngă corecțiile propriu-zise, să fie capabil și să depisteze erorile fără nici o intervenție din afară ? După cum se va vedea imediat, astfel de circuite reduc apreciabil riscul de erori în memoriile RAM dinamice, crescînd prin aceasta fiabilitatea întregului sistem.

11.6. Circuite pentru depistarea și corectarea erorilor

Modul în care apar erorile fugitive în memoriile RAM dinamice, sub efectul particulelor alfa și a altor factori perturbatori, a fost analizat mai înainte. Ceea ce ar mai trebui adăugat este faptul că aceste erori pot fi simple (un singur bit eronat într-un cuvînt) sau duble (doi biți eronați într-un cuvînt) și că aceste două tipuri de erori se cer tratate prin metode diferite. Astfel, erorile fugitive simple beneficiază de o metodă de depistare de asemenea simplă, bazată pe un *test de paritate*, care este irelevant în cazul erorilor duble. Testul se efectuează prin numărarea stărilor cu valoare logică 1 și generarea unui *bit de paritate* dependent de rezultatul numărătorii. Mai exact, dacă se ia ca bază criteriul imparității, suma dintre numărul de stări 1 ale cuvîntului testat și valoarea bitului de paritate trebuie să fie impară, de exemplu, pentru cuvîntul 10000111 bitul de paritate va fi 1, iar pentru 10100111 va fi 0. Rezultă că semnificativă pentru test este de fapt perechea (cuvînt, bit de paritate). Similar se procedează în cazul criteriului invers, prin care se efectuează verificarea pară ; dar criteriul imparității are avantajul că garantează cel puțin un 1 în perechea (cuvînt, bit de paritate)

Scanned with OKEN Scanner

permiţînd astfel să se detecteze un eventual scurtcircuit pe linia de date. Ambele criterii se dovedesc utile în testele de paritate.

Evident, existenţa a doi biţi eronaţi în acelaşi cuvînt nu poate fi depistată pe această cale. Nici alte defecte mai subtile ale memoriei RAM, care reclamă teste relativ complexe, cum ar fi WALKING, GALPAT, etc. În cadrul acestora din urmă întregul sistem este parcurs de „unuri" sau „zerouri", iar biţii rezultanţi sînt citiţi şi interpretaţi prin algoritmi speciali. Cîştigul ca eficienţă este considerabil, dar să notăm diferenţa de timp : un test WALKING sau GALPAT aplicat unei memorii RAM de 16 K durează cîteva minute, iar testul de paritate cîteva milisecunde — faţă de ciclul normal scriere/citire care nu depăşeşte 1 μs.

Testul de paritate nu permite corectarea erorilor din memorie. Cel mult depistarea lor. Asociat însă cu codul Hamming el conduce la o schemă excelentă [11.10], care permite memoriei — înţelegînd prin aceasta placa cu memorii — să identifice, să localizeze şi să corecteze erorile simple, avertizînd totodată sistemul de existenţa unor eventuale erori duble, necorectabile. Iar aceste operaţii se efectuează, toate, în timpul normal de acces al memoriei, deci în mai puţin de 400 ns. Schema are ca obiectiv localizarea erorilor simple, atît cele din date, cît şi cele din codul Hamming însuşi. Codul trebuie deci să exprime numărul total de biţi (date + cod). Un cod de 4 biţi este însă suficient pentru erorile simple, căci el permite localizarea a $2^4 = 16$ poziţii diferite. Dacă se pune problema depistării — nu şi localizării — erorilor duble, cum este cazul la schema discutată, atunci mai este necesar încă un *bit de testare*, deci în total 5 biţi pentru o memorie de 1 octet (byte). Printr-un raţionament similar se ajunge la concluzia că 6 biţi de testare sînt suficienţi pentru o memorie de 2 octeţi (16 biţi), 7 biţi pentru 4 octeţi (32 biţi) etc.

• La memoria de 8 biţi din fig. 11.5 biţii de testare au fost notaţi cu $CB_1 - CB_4$. Al 5-lea bit, CB_x, rezultă din primii 4, în virtutea criteriului imparităţii, ca mai sus. Biţii de testare sînt obţinuţi din generatorul figurat în dreapta-jos. Aceasta are loc în timpul operaţiei de scriere a datelor, atît datele cît şi biţii de testare fiind apoi introduşi în memorie. În timpul operaţiei de citire memoria formează un nou set de biţi de testare, care este comparat cu setul iniţial. De aici rezultă aşa-numiţii *biţi de sindrom*, notaţi pe figura cu $SB_1 - SB_4$, SB_x. Ultimul bit de sindrom, SB_x, este semnificativ pentru erorile duble : în acord cu teoria codului Hamming dacă $SB_x = 1$ există o eroare dublă, necorectabilă după cum s-a văzut ; procesorul este în acest caz anunţat şi el determină o întrerupere a programului (interrupt). Dacă $SB_x = 0$,



Fig. 11.5. Schema simplificată a unei memorii de 8 biți (1 byte) cu circuitele de testare și corecție aferente (Mupra, MBC).

atunci ceilalți 4 biți de sindrom sînt examinați pentru depistarea erorilor simple. În cazul în care $SB_1 = SB_2 = SB_3 = SB_4 = 0$ este evident că nu există diferențe între noul și vechiul cod, deci nu există nici erori. Dacă un singur bit este egal cu 1, atunci există o eroare simplă. Un semnal este transmis de la decodificatorul de sindrom la circuitele de corecție a erorilor și, ca urmare, prin intermediul buferelor (stînga-jos pe figură) bitul eronat este inversat în memorie. Printr-un mecanism similar erorile multiple (relativ puțin probabile) conduc la întreruperi. Semnalizarea poziției erorilor simple și duble are loc prin intermediul afișorului cu LED-uri din partea inferioară a figurii. ■



Fig. 11.6. Schemă principială de testare și corecție a erorilor (ECC) cu integratul AM 2960.

• În alternativă, problema depistării și corecției erorilor în memoriile RAM poate fi rezolvată cu un integrat cum este cel din fig. 11.6. Structura schemei este pînă la un anumit punct asemănătoare cu cea analizată anterior. Elementul cheie este unitatea de testare și corecție (ECC, error checking and correcting) figurată în colțul din dreapta-jos, cu indicativul AM 2960 (Advanced Micro Devices). Schema include două astfel de unități de cîte 16 biți, ceea ce oferă o rezervă suficientă pentru orice lungime de cuvînt uzuală. În decursul operației de scriere în memorie aceste unități generează biții de testare, introduși în memorie odată cu datele. Generarea biților de testare are loc în baza aceluiași cod Hamming modificat, ca în cazul precedent. Atît datele memorate, cît și biții de testare sînt apoi utilizați la citire. Datele permit unității ECC să genereze un nou set de biți de testare, care sînt comparați cu setul inițial, disponibil în memorie. De aici, prin intermediul unei logici cu porți SAU-EXCLUSIV, rezultă biții de sindrom. Concor-

Scanned with OKEN Scanner

danța setului nou cu cel inițial arată că nu există erori, în care caz toți biții de sindrom sînt nuli. În caz contrar, aceștia din urmă sînt analizați pentru depistarea și corectarea erorilor simple, respectiv multiple [11.3].

Unitatea ECC poate fi utilizată în două moduri distincte:

— ca bloc de testare a erorilor, fără funcții de corecție, situație în care nu se introduc practic întîrzieri suplimentare în sistem; mai exact, la circa 30 ns din momentul stabilirii datelor este comandată întreruperea (interrupt), unitatea de procesare centrală CPU fiind cea care, ulterior, efectuează operațiile prevăzute la proiectare, mergînd de la simpla avertizare la rescrierea datelor în memorie;

— ca bloc de testare și corecție a erorilor; datele sînt acum corectate la fiecare operații de citire în memorie, ceea ce conduce la o întîrziere de circa 50 ns.

Prima variantă vine în discuție la sistemele pretențioase, a doua la sistemele mai simple, la care întîrzierea produsă poate fi socotită acceptabilă. Oricum, unitatea ECC permite o creștere substanțială a duratei medii de funcționare (MTBF) a memoriei, cu factori mergînd pînă la 70—80.

11.7. Tehnici de autodiagnoză

Din elementul cu cele mai multe erori probabile, permanente și fugitive, memoria ajunge astfel să fie cotată la cealaltă extremă: ea devine mai sigură în funcționare decît alte blocuri ale sistemului, inclusiv cele simple, cum ar fi integratoarele sau convertoarele. Dacă aplicația în cauză are caracter critic sub raportul fiabilității — cazul tehnicii spațiale, al centralelor nucleare sau unele aparate din tehnica medicală, spre a menționa numai cîteva — atunci microprocesorului îi revine sarcina să depisteze componenta defectă, să avertizeze operatorul, eventual să conecteze subsistemele de rezervă (back-up) în locul subsistemului defect. Cum microprocesorul trebuie în acest caz să identifice toate defectele, inclusiv defectele proprii, o soluție posibilă ar fi dublarea microprocesorului, eventual și a altor integrate, deci utilizarea unei scheme redundante. Desigur, soluția este eficientă, dar costisitoare. În alternativă se poate apela la o *tehnică de autodiagnoză*, care

Scanned with OKEN Scanner

rezolvă această problemă cu un supliment de hardware și software relativ rezonabil. Să examinăm succint cele două alternative.

• Fig. 11.7 reprcduce o conexiune redundantă relativ simplă, în care microprocesorul este singurul element dublat. Cele două unități funcționează în paralel, iar pentru depistarea eventualelor erori ieșirile lor sînt comparate. Dacă comparatorul sesizează o eroare, se transmite un semnal de alarmă și ambele microprocesoare sînt scoase din funcțiune. Cele 3 bufere cu 3 stări se comandă prin intermediul logicii de scriere/citire a microprocesoarelor. Desigur, în acest fel problema este rezolvată numai în parte, dar soluția prezintă totuși interes, pentru că — așa cum s-a văzut — este mult mai ușor să se testeze o memorie, eventual o interfață, decît un microprocesor. Dacă aplicația este foarte critică, redundanța trebuie extinsă astfel încît să includă memoriile ROM și RAM, numărătoarele programabile și interfețele intrare/ieșire dar cheltuielile suplimentare antrenate de o astfel de soluție sînt mari.



Fig. 11.7. Schemă redundantă cu două microprocesoare.

Acum cazul tehnicilor de autodiagnoză. Costul adițional este generat de data aceasta de surplusul de memorie necesar pentru așa-numitele *programe de diagnoză*. Acest cost nu este deloc neglijabil, dat fiind că fiecare bloc funcțional al sistemului trebuie să posede propriul său program. Primul testat este microprocesorul însuși, unitatea aritmetică

Scanned with OKEN Scanner

și logică ALU, registrele interne ale acestuia [11.11]. Testul minim, deci cel mai nepretențios, are ca scop depistarea erorilor simple, de exemplu în registre, și el încarcă relativ puțin memoria. Odată ce microprocesorul a trecut cu succes peste această probă se pot efectua teste mai pretențioase, atît cu microprocesorul, cît și cu celelalte componente ale sistemului. Testele vizează depistarea erorilor multiple și — cazul poate cel mai delicat — identificarea erorilor intermitente. Desigur memoria de programe va fi acum mult mai solicitată.

Testarea microprocesorului prin programe de autodiagnoză pune totuși o problemă de principiu : un defect al microprocesorului poate masca alt defect al acestuia, împiedicînd depistarea lui. Soluția problemei este oferită de faptul că unitățile funcționale ale microprocesorului, de exemplu sumatoare, registre, indicatoare de stivă, numărătoare de adresă, etc. nu au o fiabilitate egală. Ne putem deci baza în testarea unităților mai puțin fiabile, pe unitățile cele mai fiabile și aceeași observație este valabilă pentru instrucțiunile microprocesorului.

Implementarea acestei idei simple nu este însă tot atît de facilă. Ea necesită întîi construirea unei *matrici de ponderare* pentru stabilirea „instrucțiunii celei mai fiabile", ca și a „unității funcționale celei mai fiabile". Să luăm întîi cazul matricii pentru instrucțiuni. Fiecărui atribut al microprocesorului (registre memory, timing cycles, carry flag, etc.) îi corespunde o coloană a matricii și fiecărei instrucțiuni (add memory, call subroutine, etc.), cîte o linie. Pentru orice instrucțiune se alocă un 1 în matrice în coloana atributelor, mai exact acelor atribute, care, utilizate, afectează într-un fel instrucțiunea respectivă. Însumînd valorile 1 pe linii se obține o pondere pentru fiecare instrucțiune și este evident că instrucțiunea cu ponderea maximă, implicînd un număr mare de atribute, are fiabilitatea minimă și invers. Similar se stabilește matricea de ponderare pentru unitățile funcționale ale microprocesorului, cu diferența că acum pe coloane avem un număr de porți al unității, numărul de bucle de reacție, de generatoare de tact etc., deci atribute care exprimă complexitatea unității. Rezultă că în acest caz unitatea funcțională cu pondeare maximă are și complexitatea maximă, deci este cea mai susceptibilă de defectare. Odată stabilite matricile de ponderare, microprocesorul poate fi programat să testeze unitățile și instrucțiunile mai puțin fiabile, prin intermediul celor cu fiabilitate ridicată, cu un program de diagnoză adecvat.

Scanned with OKEN Scanner

Autodiagnoza se reduce deci, în esență, la o problemă de software. Dar acesta nu este întotdeauna cazul în practică. Sînt numeroase situații în care sîntem obligați să facem uz de dispozitive adiționale — și cel mai bun exemplu este testarea memoriilor cu ajutorul unităților ECC (error checking and correcting) discutate anterior.

• Un alt caz tipic care reclamă hardware suplimentar este sistemul din fig. 11.8. Pentru a selecționa în vederea testării una din cele 4 interfețe ale sistemului, și numai una, se folosește un decodificator de linii în combinație cu un circuit logic de unicitate (one-and-only-one detector), ambele redate în partea dreaptă a figurii. La apariția unui defect semnalul de eroare de la ieșirea circuitului logic resetează microprocesorul, prin intermediul unei logici de alarmă. Sistemul poate fi echipat și cu circuite de testare a magistralelor, sau a generatoarelor de tact, deși nu este recomandabil să se meargă prea departe nici cu complicarea părții de testare, pentru că atunci chiar aceasta din urmă poate deveni o sursă de defecte. Oricum, peste un anumit nivel de complexitate este bine ca proiectantul să prevadă posibilitatea provocării de defecte false în anumite intervale de timp, spre a se verifica dacă alarma sistemului funcționează corect.



Fig. 11.8. Schemă de selecție : în fiecare interval de timp o interfață și numai una este selecționată.

Scanned with OKEN Scanner

O alternativă interesantă de autodiagnoză este așa-numitul Microbit (microprocessor built-in tester), elaborat de Siemens Corp. Princeton [11.12], [11.13]. La originea soluției stă un circuit special, denumit Bilbo (built-in logic-block observer), de fapt un registru de deplasare care poate funcționa fie ca generator pseudoaleator, fie ca analizor de semnătură. Două circuite Bilbo sînt necesare pentru testare. Primul generează secvențe de numere aleatoare care se repetă după o regulă fixă, deterministă, și sînt aplicate la intrarea integratului testat. La ieșire este conectat al doilea Bilbo, cu funcția de analizor de semnătură, apoi un decodificator capabil să stabilească dacă circuitul testat îndeplinește criteriile cerute, precum și două indicatoare de stare (bun-defect) cu diode LED. Un principiu similar este implementat și în cazul alternativei Microbit, de data aceasta cu un program special de testare, conținut în memoria PROM a sistemului, astfel încît fiecare bloc să fie testat în mod secvențial, fără a se apela la nici un circuit sau program extern. Circuitele și programele de autotestare conținute în sistem asigură totodată autodiagnoza, precizînd locul defectului, prin intermediul unui afișor.

• Modul în care se realizează autotestarea prin tehnica Microbit a unui microcalculator este ilustrat în fig. 11.9. Sistemul se bazează pe microprocesorul 8085 (Intel). În raport cu configurația standard se observă trei blocuri funcționale în plus: Bilbo A, Bilbo B și divizorul de frecvență, care reduce frecvența de tact la cea necesară pentru testare. Ele reprezintă circuitele specifice de autotestare, la care se adaugă afișorul și contactorul de start. Primul testat este microprocesorul, operația avînd loc prin intermediul unei instrucțiuni de adunare a două numere speciale, de exemplu 10101010 și 01010101 și compararea rezultatului cu 11111111. Urmează testarea circuitelor (registrelor) Bilbo A și B, realizată cu ajutorul unui cuvînt inițial cunoscut, reprodus secvențial de 256 ori, apoi compararea rezultatului cu cel obținut independent, printr-un calcul efectuat de microprocesor. Testarea memoriei RAM este pasul următor. Primii 256 octeți sînt în acest scop transferați de la circuitul Bilbo A și introduși în memorie, operația repetîndu-se cumulativ pînă la 1 K, capacitatea totală a memoriei RAM, apoi întregul conținut este transferat în registrul Bilbo B. Semnătura rezultantă este în fine comparată de microprocesor cu conținutul memoriei PROM,

Scanned with OKEN Scanner



Fig. 11.9. Autotestare și autodiagnoză cu tehnica Microbit (circuitele suplimentare, față de configurația standard, s-au redat cu linie groasă).

cele două numere trebuind să fie în concordanță. În acest caz contrar pe afișor se aprinde dioda care indică un defect al memoriei RAM. Odată memoria RAM testată se revine la microprocesor cu un test mai pretențios (MPU-II), care include alte instrucțiuni ale lui 8085. În sfîrșit, se testează circuitele de interfață aferente portului paralel, respectiv serie, eventual arbitrul de magistrală, dacă există. Timpul necesar pentru o astfel de autotestare completă atinge circa 30 s la un sistem cu microprocesor standard (8 biți) și din probe reiese că se poate conta pe depistarea a cel puțin 75% din defecte. ■

• Dacă se pune problema protecției sistemului contra perturbațiilor, soluția cea mai simplă rămîne însă utilizareaunui circuit „watch-dog" [11.14]. Este vorba aici mai ales de perturbațiile provocate de rețea care, se știe, pot conduce la succesiuni false în fazele programului. Circuitul watch-dog supraveghează desfășurarea programului și, la identificarea unei erori, comandă o serie de acțiuni, de pildă blocarea sistemului, reluarea ciclului de lucru, etc. Astfel, circuitul watch-dog din fig. 11.10 posedă o memorie PROM de 256 × 4 biți capabilă să recunoască orice combinații false la ieșirea portului, implicit orice combinații logice nepermise în sistem, induse de perturbații.

Scanned with OKEN Scanner



Fig. 11.10. Protecția sistemului contra efectelor perturbațiilor cu ajutorul unui circuit watch-dog.

11.8. Concluzii

Se observă așadar trei tendințe dominante în problema protecției sistemelor împotriva erorilor [11.15]. Prima este să se echipeze sistemul cu dispozitive simple de protecție, care comandă o serie de acțiuni, de asemenea simple, cum ar fi blocarea sistemului în cazul incidenței unei erori. A doua este utilizarea unei structuri redundante, fie reduse numai la microprocesor, fie incluzînd și alte unități, de exemplu memorii, interfețe, etc. În sfîrșit, a treia tendință, vizibil mai rafinată, prevede echiparea sistemului cu circuite pentru depistarea și corecția erorilor, eventual integrate cu blocurile respective. Alegerea uneia sau alteia din aceste posibilități depinde bineînțeles de importanța siste-

Scanned with OKEN Scanner

mului și de diverși alți factori, în special economici. Oricum în stadiul actual al problemei este clar că protecția sistemelor cu microprocesoare își are punctul de start la proiectarea sistemului. Rămîn și unele probleme încă deschise. Astfel, se pune întrebarea dacă un integrat prevăzut din proiectare cu circuite de autotestare și autodiagnostic poate, de fapt, să realizeze o testare completă — sau rămîn totuși unele segmente netestate? Un răspuns posibil este utilizarea unui software care permite să se identifice părțile netestabile ale pastilei încă de la proiectare. Proiectul poate fi atunci modificat înainte de implementare, elaborîndu-se totodată un program de testare corespunzător, care se introduce în memoria sistemului.

Scanned with OKEN Scanner

12. Siguranţa în funcţionare şi inteligenţa artificială

12.1. Introducere

Există în prezent mai multe domenii de aplicaţie ale calculatoarelor unde exigenţele în materie de siguranţă în funcţionare sînt atît de mari, încît nici un efort de perfecţionare în sensul creşterii fiabilităţii dispozitivelor nu pare exagerat. Unul dintre aceste domenii este cel al sistemelor de comandă, reglare şi supraveghere din centralele atomoelectrice. Un altul, cu pretenţii deloc mai reduse, se referă la aparatura medicală implicată în menţinerea vieţii pacienţilor (utilizate de exemplu în tehnicile de reanimare). Un al treilea domeniu este cel al sateliţilor artificiali cu diferite destinaţii, unde declanşarea unei comenzi necontrolate poate conduce la pagube enorme — şi lista este departe de a fi epuizată. În toate aceste cazuri cerinţele care stau în faţa specialistului sînt diferite de cele obişnuite, atît în faza de proiectare, cît şi în cea de execuţie sau întreţinere a aparatelor. Pentru a justifica afirmaţia este suficient să menţionăm faptul că înlăturarea oricărui defect la un astfel de aparat trebuie să se facă fără întreruperea funcţionării, adică on-line, în chiar locul unde este montat aparatul (in-situ). În plus, intervenţia trebuie să aibă loc în aşa fel încît probabilitatea de apariţie a unui al doilea defect, în timpul reparaţiei, să fie practic nulă, ceea ce înseamnă o acurateţe deosebită şi timp de intervenţie foarte scurt. Pe de altă parte, calculatoarele care intră în astfel de sisteme sînt de regulă de tipul multiprocesor (v. capitolul 4), iar aceasta complică şi mai mult problema, pentru că este clar că intervenţia la oricare dintre procesoare nu are voie să deranjeze funcţionarea celorlalte şi nici să reducă performanţele generale ale sistemului. Dacă adăugăm la aceasta riscul ca în timpul unei reparaţii să fie contaminată baza de date — risc ce trebuie în orice caz exclus — concluzia care se impune este aceea că sistemele în cauză, pe lîngă tehnici de testare eficiente în faza de execuţie [12.1] este necesar să dispună de mijloace mai subtile de autotestare şi autodiagnoză, dotate cu mai multă inteligenţă, inclusiv inteligenţă artificială, precum şi de subsisteme speciale pentru minimi-

Scanned with OKEN Scanner

zarea riscurilor în caz de intervenţie. Toate aceste particularităţi indică o clasă aparte de sisteme, cu prescripţii de fiabilitate foarte severe, deservite de calculatoare evoluate, capabile să funcţioneze fără întrerupere, adică non-stop. Înainte de a analiza mai în detaliu dispozitivele inteligente care permit atingerea acestui obiectiv, cîteva date despre structura sistemelor din care fac parte.

12.2. Sisteme cu condiţii de siguranţă severe şi calculatoare non-stop

În elaborarea unui sistem cu condiţii de siguranţă foarte pretenţioase, faza de proiectare a dispozitivelor de comandă şi protecţie este decisivă. Specialistul trebuie să aibă aici în vedere cel puţin trei obiective majore. Primul dintre ele în ordinea importanţei derivă din faptul că nici un defect de hardware nu are voie să aducă sistemul într-o situaţie critică (ceea ce înseamnă că defectul nu trebuie să afecteze în nici un caz dispozitivele de siguranţă ale sistemului). Pe de altă parte, blocurile trebuie astfel concepute ca apariţia a două defecte simultane să fie exclusă. În sfîrşit, la stabilirea structurii dispozitivelor proiectantul va opta pentru acele variante care asigură o depanare on-line şi nu periclitează integritatea datelor păstrate în memorie. Această ultimă condiţie fiind esenţială este clară importanţa pe care o are, în context, comportarea sistemului în raport cu factorii de mediu, de exemplu rezistenţa la radiaţii a dispozitivelor electronice.

Se ştie că particulele alfa pot uşor altera datele din memorie (schimbînd de exemplu un logic 1 în logic 0), iar radiaţiile gamma puternice reduc treptat amplificarea tranzistoarelor, pînă la scoaterea acestora din funcţiune. Chiar şi radiaţii gamma mai slabe ca intensitate, aproximativ la nivelul întîlnit în sateliţii de telecomunicaţii, sînt capabile să producă — prin fotocurenţii induşi şi amplificaţi de dispozitiv — o basculare necontrolată a unui bistabil, cu toate consecinţele neplăcute care pot rezulta de aici. De aceea, proiectanţii iau de regulă măsuri speciale pentru a obţine imunitatea la radiaţii a integratelor pretenţioase: conectarea la masă a substratului n^+ şi a stratului epitaxial (în cadrul tehnologiei bipolare I^2L cu geometrie sub 2 μm), precauţiuni la alegerea materialului capsulei şi închiderea circuitelor în capsule, etc. Un exemplu tipic în acest sens este oferit de familia de integrate imune la radiaţii gamma SBR 9000 elaborate de Texas Instruments [12.2].

Elementul cheie, definitoriu pentru structura calculatorului de comandă, îl constituie însă natura aplicaţiei. Distingem din acest punct de vedere două clase mari de aplicaţii, după cum sistemul respectiv

Scanned with OKEN Scanner

posedă sau nu o stare fixă, în care comenzile pot fi reduse la zero, fără nici un risc. Astfel, dispozitivul de comandă automată al unui tren anulează semnalele de comandă în intervalul de timp al opririi în staţii ; sistemul are deci o stare fixă, caracterizată prin viteza nulă a trenului. Nu acelaşi lucru se poate spune însă despre un satelit, căci acesta odată lansat nu mai are nici o stare fixă. Riscurile deteriorării calculatorului de comandă sînt evident diferite în cele două cazuri : un defect al calculatorului la sistemele din prima categorie aduce cel mult sistemul în starea fixă, în timp ce la cealaltă categorie, acelaşi defect poate conduce la consecinţe foarte grave. De acest risc specialistul trebuie să ţină cont atunci cînd alege structura calculatorului. Dar natura aplicaţiei are influenţă asupra calculatorului sau dispozitivului de comandă şi din alt punct de vedere. Astfel, un sistem lent va tolera orice întrerupere a comenzilor (eventual chiar semnale de comandă false) de scurtă durată, fără nici un risc, pe cînd la un sistem rapid, cu timp de reacţie scurt, riscurile legate de o astfel de perturbaţie pot fi foarte mari. Aceleaşi criterii sînt valabile *mutatis mutandis* şi pentru dispozitivele care nu au rol de comandă, ci de protecţie ; natural, în acest caz ieşirea dispozitivului este un releu care decuplează la nevoie sistemul şi nu un ansamblu de semnale de comandă.

• Modul în care sînt comandate sistemele lente reiese din fig. 12.1 schema din partea superioară referindu-se la un sistem cu stare fixă [12.3]. Se observă cum calculatorul dispune atît de autotestare, cît şi de testare externă, dar distincţia este mai degrabă formală şi trebuie interpretată în sensul că primele sînt circuite care au şi rol funcţional, spre deosebire de cele din urmă, care servesc exclusiv pentru testare. Testarea are loc prin întreruperea funcţionării utile a sistemului. Dacă cu acest prilej este identificat un defect, se comandă aducerea sistemului în starea fixă, sau se dă un semnal de alarmă la ieşire. În primul caz avem de-a face cu un sistem de comandă, în celălalt cu un sistem de protecţie. Se presupune că circuitele de testare nu au defecte, ca de altfel întregul sistem în momentul punerii sale în funcţiune. Rămîne totuşi riscul ca un defect să apară între două operaţii de testare, ceea ce se poate traduce prin comenzi false la interfaţa procesului. Cum sistemul este prin ipoteză lent, el tolerează astfel de semnale false, desigur cu condiţia ca ele să fie relativ scurte. Rezultă că intervalul de timp între două testări trebuie astfel ales încît să nu depăşească în nici un caz limita de toleranţă a sistemului.

La sistemele fără stare fixă structura calculatorului nu mai este atît de simplă, ceea ce se vede uşor comparînd cele două scheme din fig. 12.1. Calculatorul are acum o schemă redundantă, cu două canale identice. Motivul constă în faptul că, sistemul nemaiputînd rămîne

Scanned with OKEN Scanner



Fig. 12.1. Sisteme lente cu stare fixă (sus) și fără stare fixă (jos); circuitele de autotestare ale microcalculatoarelor μC au atît rol de testare cît și rol funcțional.

într-o anumită stare, în momentul defectării calculatorului locul acestuia trebuie să fie luat de un alt calculator, valid. Se observă că fiecare canal are propriile sale mijloace de autotestare, respectiv de testare externă. În momentul în care se identifică un defect de către calculatorul care funcționează on-line, celălalt calculator (stand-by) este automat conectat la ieșire. Se trece apoi imediat la strategia de depanare, care trebuie să dureze un timp cît se poate de scurt, pentru ca probabilitatea apariției unui defect în cel de al doilea calculator să fie

Scanned with OKEN Scanner

neglijabilă. În aceste condiţii siguranţa sistemului este condiţionată practic numai de comutatorul on-line/standby de la ieşire. Deşi se poate presupune că fiabilitatea comutatorului este foarte ridicată, el constituie totuşi un punct sensibil al sistemului. ■

● Cazul sistemelor rapide, cu şi fără stare fixă, este redat de schemele din fig. 12.2. După cum era de aşteptat, existenţa unei stări fixe (schema din partea superioară a figurii) se traduce şi aici printr-o anumită economie de mijloace. Sistemul posedă două canale, fiecare cu cîte un microcalculator şi un comparator la ieşire. Ambele calculatoare funcţionează on-line. Un eventual defect la unul din acestea este evidenţiat prin compararea mărimilor de ieşire a calculatoarelor (motiv pentru care comparatorul trebuie să fie un element sigur în funcţionare). La ieşirea comparatorului se obţine un semnal de alarmă şi, totodată, sistemul este comandat astfel încît să atingă în cel mai scurt timp



Fig. 12.2. Sisteme rapide cu stare fixă (sus) şi fără stare fixă (jos).

Scanned with OKEN Scanner

starea fixă. Comanda se face de la oricare din calculatoare, μC_1 sau μC_2 deoarece ele sînt identice. La implementarea comparatorului trebuie să se ia anumite măsuri, între altele:

a) reducerea timpului de răspuns al comparatorului mult sub valoarea timpului de răspuns al procesului, ca și timpului de prelucrare în calculator; se evită astfel ca anumite defecte să treacă neobservate, alterînd fluxul datelor transmise spre proces;

b) mijloacele de autotestare ale calculatoarelor trebuie în așa fel concepute încît să nu rămînă părți de hardware (sau funcțiuni) prea rar testate, eventual netestate, care ar putea duce la un cumul de defecte neidentificate de comparator; nu trebuie să se piardă din vedere faptul că prin intermediul comparatorului sînt puse în evidență numai defectele legate de funcționarea curentă, din momentul respectiv, a calculatorului;

c) intervalul de timp dintre două autotestări succesive trebuie să fie scurt, mult mai scurt decît timpul mediu de bună funcționare (MTBF, media timpului de bună funcționare).

Condițiile cele mai dificile survin la sistemele rapide care nu au stare fixă. În acest caz schemele cu două canale nu mai dau satisfacție și soluția recomandată este cea care se vede în partea de jos a fig. 12.2: o schemă cu trei microcalculatoare, cu circuitele de autotestare aferente, iar la ieșire un dispozitiv prin care se comandă procesul și circuitele de echivalență care întrerup transferul pe magistrală în caz de defect. Bineînțeles, sistemul oferă garanție numai dacă ultimele două blocuri, în speță dispozitivul de comandă și circuitele de echivalență, sînt *„perfect sigure în funcționare"* (fail-safe), iar condițiile b) și c) de mai sus sînt respectate. ■

La toate schemele precedente se observă că anumite blocuri sau elemente sînt fail-safe. Cum acest lucru nu este posibil în sens strict (noțiunea de fail-safe trebuie privită cu prudență) reiese clar că defecte sînt totuși posibile, deci unele depanări vor fi totuși necesare; depanări sînt de altfel necesare și atunci cînd circuitele de autotestare (sau testare externă) identifică un defect la unul din calculatoare. Însă la multe sisteme din clasa considerată aici operațiile de depanare trebuie să decurgă fără întreruperea funcționării, rapid și mai ales fără contaminrea bazei de date — trei condiți pe cît de imperioase, pe atît de greu de satisfăcut. Se impune deci utilizarea unor subsisteme pentru automatizarea depanărilor, de fapt procesoare specializate care fac posibilă diagnoza și depanarea on-line [12.4].

Scanned with OKEN Scanner

• Schema unui astfel de procesor de service este redată în fig. 12.3. Procesorul *OSP* (operations and serivce processor) este conceput să funcționeze împreună cu calculatoarele non-stop produse de Tandem Computers. Schema unui calculator se vede în partea de sus a figurii și se observă că la unul și același procesor OSP pot fi conectate, prin intermediul unei interfețe de întreținere, 4 calculatoare. De remarcat faptul că fiecare calculator posedă în vederea acestei legături o interfață pentru datele de diagnostic. Procesorul OSP este capabil să verifice fiecare calculator în ansamblu — ca și orice circuit în parte — fără întreruperea funcționării, folosind instrucțiuni de diagnostic microcodificate, stocate pe discuri floppy. În afară de controlerul pentru discurile floppy, OSP mai conține o placă pentru procesoare cu Z80, memorii RAM și PROM precum și 5 unități de transmisie/recepție UART



Fig. 12.3. Procesorul *OSP* localizează defectele fără să afecteze funcționarea sistemului, deservind simultan pînă la 4 calculatoare.

Scanned with OKEN Scanner

prin care se face comunicarea cu periferiicele (imprimantă, terminal etc.). Una dintre unităţile UART face legătura cu interfaţa de întreţinere şi prin aceasta cu calculatoarele, iar o alta permite comunicarea la distanţă prin modem. Aceasta din urmă este calea prin care se poate efectua diagnoza de la distanţă. Se scurtează astfel considerabil timpul de intervenţie, pe lîngă reducerea costurilor de întreţinere — două avantaje substanţiale, care însă nu sînt lipsite de riscuri, cel mai mare dintre ele fiind accesul neautorizat la circuite şi funcţii ale calculatoarelor care asigură funcţionarea on-line şi nu au de fapt nevoie de intervenţie. Pentru a evita astfel de situaţii la proiectarea procesorului s-au luat măsuri speciale de limitare a accesului la OSP şi dinspre OSP. Astfel, prin intermediul unei chei procesorul OSP poate fi adus într-o stare „pasivă", în care el primeşte date de stare, acţionînd ca un terminal conversaţional, dar orice comandă externă, eventual distructivă, este blocată. Pe de altă parte, operaţiile de service nu pot începe decît dacă cel puţin unul dintre terminale este adus în starea remote mode, stare care implică concurenţa in-situ. În sfîrşit, fiecare procesor al calculatoarelor non-stop posedă propriul său comutator, spre a evita accesul comenzilor OSP la procesoarele care nu necesită intervenţii.

Interfaţa de diagonstic a calculatoarlor din fig. 12.3, echipată cu microprocesor Z80 (2,5 MHz) şi memorie PROM de 2 kocteţi, reprezintă un element esenţial pentru diagnoză, căci prin această interfaţă se realizează accesul OSP la software-ul calculatorului principal, în particular la microprogramele acestuia. Comunicarea cu OSP se face cu circa 19 kbiţi/s în cazul diagnozei locale (1,2 kbiţi/s pentru diagnoza de la distanţă) procesorul OSP avînd rol de master, în sensul că fiecare interfaţă de diagonstic răspunde numai după ce a fost selecţionată de OSP. Mesajele OSP ajung la fiecare interfaţă — şi pot fi eventual ignorate, dacă protocolul respectiv o cere — dar transferul datelor de diagnostic spre şi dinspre memoria calculatorului principal se face totdeauna sub controlul OSP. ■

Procesorul de service reprezintă aşadar o soluţie notabilă în problema depanării on-line a sistemelor cu condiţii de siguranţă severe, deşi este de presupus că ea covine sub raportul costului numai la sistemele mari. În paralel s-au dezvoltat însă şi alte soluţii care, deşi poate mai puţin pretenţioase, vizează în egală măsură automatizarea depanării sistemelor digitale, de asemenea în baza unui plus de inteligenţă încorporat în dispozitivele de testare.

Scanned with OKEN Scanner

12.3. Analiza de semnătură și depanarea automată

La efectuarea oricărei intervenții specialistul optează de regulă pentru una din următoarele două căi : o depanare la nivelul componentelor, sau înlocuirea plăcii presupusă defectă cu alta nouă. Prima alternativă, deși uneori implementabilă cu mijloace simple (sondă logică, osciloscop, voltmetru numeric, etc.) presupune din partea specialistului o cunoaștere profundă a sistemului, ceea ce nu este totdeauna posibil, dată fiind varietatea sistemelor depanate. A doua alternativă înseamnă stocarea unui mare număr de plăci diferite, deci imobilizare de fonduri la producător. Analiza de semnătură clasică (vezi fig. 10.9) poate oferi o ieșire convenabilă din acest impas. Motivul reiese dintr-o observație simplă : depanarea se bazează pe o comparație între două semnături dintre care una este validă, așa încît nu e necesar ca depanatorul să cunoască în profunzime funcționarea sistemului ; totuși, efectuată manual, operația reclamă mult timp și este destul de obositoare pentru operator, datorită coordonării permanente între mișcările mîinilor și a privirii. Adevărata soluție ar fi automatizarea analizei de semnătură și un prim pas în această direcție s-a realizat prin sistemul semiautomat de depanare logică HP 55005 A elaborat de Hewlett-Packard [12.5], [12.6]. Deoarece acesta este un sistem de referință pentru problema discutată, ne vom opri puțin asupra lui.

• Modul în care se face analiza semnăturii unui circuit este ilustrat în fig. 12.4. Deoarece semnalele de testare sînt furnizate de regulă de însuși circuitul testat, etapa cea mai importantă a analizei este comprimarea datelor. Comprimarea se obține cu ajutorul unui algoritm bine cunoscut, utilizat curent la calculatoare pentru identificarea datelor eronate și care se bazează pe așa-numitul cod cu redundanță ciclică (CRC). Algoritmul prevede formarea unei amprente a datelor, sumară dar tipică, care este stocată la aceeași adresă și apoi comparată cu amprenta datelor investigate ; orice diferență între amprente indică o eroare. Similar se procedează în analiza de semnătură. Datele sînt memorate în registrul de 16 biți vizibil pe figură, apoi, codificate în hexadecimal ele sînt afișate sub forma unei semnături de 4 cifre, caracteristică pentru nodul investigat. Prelevarea datelor se face cu o sondă și — după cum indică diagrama semnalelor — operația are loc atît timp cît fereastra de măsurare este deschisă (logic 1), adică între semnalul de start și cel de stop. Datele sînt prelevate pe frontul ascendent al semnalului de tact. Atunci cînd este găsită o semnătură eronată, operatorul apelează la documentația de testare a produsului (elaborată odată cu fabricarea lui), procedînd din aproape în aproape, pînă la identificarea unei componente ale

Scanned with OKEN Scanner



Fig. 12.4. Folosind codul CRC, analizorul generează o semnătură caracteristică nodului investigat ; dreapta-jos : diagrama semnalelor.

cărei intrări au semnătura corectă, dar ieşirile sînt eronate. Înlocuind apoi componenta respectivă, placa este reparată.

Analiza de semnătură manuală, simplă în aparenţă, implică totuşi unele faze dificile, atît pentru fabricantul produsului, cît şi pentru depanator ; de pildă, elaborarea organigramei de testare, apoi documentarea şi executarea testului pînă la identificarea sursei de eroare. Testul poate fi considerabil accelerat şi uşurat prin automatizarea acestor faze cu ajutorul sistemului HP 55005 A. Sistemul se compune din calculatorul de birou HP 85, multimetrul programabil pentru analiză de semnătură HP 55005 B şi un software special, ultimul fiind de fapt elementul esenţial pentru testare. Prin intermediul acestui software sistemul „învaţă" de la specialist configuraţia circuitelor testate, ca şi traseele ce trebuiesc urmărite, creînd o bază de date care, ulterior, ghidează testele, aşa încît acestea să poată fi executate de un operator mai

Scanned with OKEN Scanner

puţin avizat. Fiecare produs are propria sa bază de date ; ea este obţinută cu un produs valid (de exemplu prototipul), urmărind pinii fiecărui circuit integrat şi „colectînd" apoi semnăturile. Sistemul poate stoca pînă la 60 astfel de baze de date, pe o dischetă sau pe bandă magnetică, împreună cu software-ul necesar depanării propriu-zise. Anumite noduri critice (noduri V), pe care este bine ca operatorul să le testeze mai întîi, sînt etichetate separat. Stabilirea bazei de date este deci o problemă delicată, care cere competenţă implicînd un anumit „transfer de inteligenţă" de la specialist la sistemul de testare, dar acest efort este apoi compensat din plin în faza de testare şi depanare prin uşurinţa cu care operatorul este „ghidat" pînă la identificarea componentei defecte.



Fig. 12.5. Schema logică a operaţiilor de testare în vederea depanării cu ajutorul echipamentului HP 55005 A.

Operaţiile se succed după schema logică din fig. 12.5. În decursul probei, la testarea succesivă a nodurilor, operatorul se conduce mai degrabă după semnalele acustice generate de calculator, decît după datele afişate, variantă care ar fi evident mai incomodă. Cînd semnătura la un anumit nod este diferită de oricare din semnăturile stocate în baza de date a produsului (dicţionarul de semnături) se aude semnalul „circuit defect" şi aparatul trece automat pe testarea ghidată pentru izolarea componentei defecte (back trace modè). De aici încolo algoritmul caută acele puncte de circuit care influenţează nodul defect, pe display afi-

Scanned with OKEN Scanner

Scanned with OKEN Scanner

șîndu-se numerele integratelor și pinii aferenți care urmează să fie testați, succesiv, pînă la identificarea piesei defecte. Operatorul poate opta și pentru alternativa de a începe direct cu modul backtrace, ocolind dicționarul de semnături și testînd numai nodurile V (critice) ale produsului.

Analiza de semnătură nu este singura soluție eficientă la problema depanării in-situ. O alternativă mai apropiată de optica clasică, bazată pe analiza logică, testarea in-circuit plus un software interactiv pertinent stă de asemenea la dispoziție, oferind posibilitatea depanării la nivelul componentelor și evitînd astfel toate consecințele neplăcute legate de folosirea plăcilor de schimb.

• Un sistem de această factură (familia de testere 2600, GenRad) este ilustrat în fig. 12.6 și se vede că el oferă numeroase facilități de testare [12.7]. Odată selecționat meniul, operatorul poate începe de exemplu cu măsurările analogice (tensiune, frecvență) verificînd sursele și generatoarele de tact ale produsului. Faza următoare poate fi testarea



Fig. 12.6. Seria 2600 (GenRad) dispune de 6 posibilități de testare pentru depanări in-situ.

microprocesorului, inclusiv magistralele (date, adrese, control), memoriile RAM și ROM și interfețele intrare/ieșire (I/O). Testarea are loc automat și ea se încheie cu afișarea adresei componentei defecte. Pentru circuitele care nu sînt vizibile de pe magistrala microprocesorului se folosește facilitatea etichetată „depanare microprocesor", care permite scrierea/citirea în spațiul de adresare al produsului și verificarea logică cu diverse tipuri de stimuli. Analizorul logic (date, frecvențe) poate fi combinat cu testarea automată atunci cînd se cere o mai mare varietate de stimuli. În sfîrșit, generatorul are posibilitatea să apeleze la subsistemul de întreținere software ; foarte util ori de cîte ori se dorește, în timpul reparației, protejarea datelor din memoria produsului prin trecerea lor temporară în memoria testerului. Sistemul 2600 poate fi de asemenea folosit pentru a genera mai întîi programe de testare automată, utilizate apoi pentru ghidarea operatorului în testarea completă a produsului. ■

Toate aceste exemple exprimă clar tendința spre sisteme de testare din ce în ce mai inteligente, capabile să accelereze testele, să ferească baza de date a produsului de distrugere sau contaminare, necesitînd totodată operatori de service cu calificare mai modestă. Întrebarea care se pune este : cum se integrează în această tendință dispozitivele de autotestare și autodiagnoză ? Este evoluția lor suficient de rapidă în raport cu cerințele actuale ale sistemelor cu siguranță în funcționare ridicată ?

12.4. Dispozitive de autotestare inteligente

Dispozitivele de autotestare au constituit subiectul mai multor articole de specialitate recente, de exemplu [12.8], unde sînt expuse principiile lor de funcționare și sînt analizate performanțele în detaliu (vezi și § 11.6). De aceea vom prefera să ne concentrăm aici asupra cîtorva circuite particulare care, deși simple, prefigurează prin inteligența inclusă soluțiile cele mai moderne din domeniul autotestării.

• Unul dintre aceste circuite care implementează principiile analizei de semnătură la nivel de integrat este BIDCO (build-in digital-circuit observer) [12.9]. Circuitul conține două registre BILBO (build-in logic-block observer), numerotate în fig. 12.7 cu *1* și *2*. Unul dintre registre (BILBO 1) are funcții de generator de numere aleatoare — deci stimuli pentru circuitul testat — celălalt (BILBO 2) joacă rolul de analizor de semnătură, comprimînd datele într-o semnătură caracteristică pentru fiecare nod, așa cum s-a văzut în subcapitolul precedent. Structura



Fig. 12.7. Circuitul de autotestare BIDCO include două registre BILBO (schema din partea de jos a figurii) identice, dar cu funcții diferite.

unui registru BILBO pe 8 biți se vede în partea de jos a figurii. La ieșirea analizorului de semnătură este conectat un decodificator — de fapt un circuit ȘI — cu rolul de invertor al combinației de semnale logice de la intrare, astfel ca la ieșirea decodificatorului să se obțină logic 0 în cazul existenței unui defect, și logic 1 în caz contrar. Validitatea circuitului testat este astfel indicată de diodele LED, fără însă să se furnizeze informații pentru identificarea componentei defecte (ceea ce constituie o limitare supărătoare, mai ales în cazul circuitelor de tip combinațional). BIDCO mai include un generator de tact și resetare (master) pentru cele două registre, capabil să reseteze toate circuitele bistabile, inclusiv pe cele ale circuitului testat; apoi un numărător de la 0 la 255 care, prin

Scanned with OKEN Scanner

intermediul circuitului *clock end*, oprește ciclul de testare după cel de al 256-lea impuls de tact (256 numere aleatoare generate de BILBO 1 și aplicate circuitului testat) și comandă decodificatorul pentru transmiterea informației de stare la indicatorii LED. Să notăm că însăși registrele BILBO 1 și 2 pot fi ușor testate printr-o tehnică similară, cu condiția ca toate bistabilele lor să fie resetate în prealabil. În acest scop la ambele intrări ale registrelor (z_i^1, z_i^2) se aplică aceeași secvență logică, cunoscută, și se compară semnăturile de la ieșire ; acestea trebuie să fie identice și egale cu un răspuns anumit, determinabil analitic. În sfîrșit, să mai remarcăm că durata testului depinde de frecvența de tact (circa 2 ms pentru $f = 120$ kHz) și că progrese din acest punct de vedere sînt sigur realizabile în viitor. ■

• În alternativă, dotarea echipamentelor pretențioase cu circuite de autotestare se exemplifică prin sistemul LSSD (level-sensitive scan design). Lansat inițial de IBM ca un ansamblu de reguli sintactice pentru creșterea testabilității și transparenței circuitelor [12.10], și anume din faza de proiectare a acestora, LSSD a cunoscut ulterior mai multe implementări remarcabile, unele relativ depărtate, altele mai apropiate de scopul inițial (v. §9.3). Calea prin care se realizează mărirea testabilității este, în principiu, împărțirea circuitului în module înrudite funcțional, „independente", deci mai ușor controlabile. Obiectivul poate fi atins cu ajutorul registrelor de deplasare, existente în circuit și dotate cu memorii iar explicația rezidă în faptul că un astfel de registru, asociat unui modul funcțional, constituie un excelent punct de observație, în mare măsură independent de numărul de pini ai circuitului testat. Registrul de deplasare are deci un rol dublu, în sensul că el poate fie să prezinte datele elementelor de memorare ale sistemului, pentru funcționarea normală, fie să deplaseze datele în vederea testării circuitului. Așadar, dacă am dispune de vectorii de testare pentru stimularea intrărilor circuitului, testarea s-ar derula simplu, prin deplasarea succesivă a datelor în registre, apoi extragerea lor din memorii în vederea comparării cu date de referință, cunoscute ca valide. Din păcate LSSD nu este și generator de vectori ; dar poate fi făcut să fie, dacă se adaugă o reacție, așa cum se vede în fig. 12.8. Sistemul apare acum ca un ansamblu de registre de deplasare (I_1, I_2, O_1, $S_1 - S_4$), rețele combinaționale ($N_1 - N_3$) și multiplexoare, iar unul dintre registrele de deplasare devine generator pseudoaleator de vectori. Aceștia pot ușor servi pentru stimularea restului circuitului, și ceea ce rămîne de făcut este doar să se compare logic rezultatele, uzînd de exemplu de tehnica analizei de semnătură. La acest efect combinat colaborează toate memoriile circuitului, plus unele adăugate la intrările și ieșirile circuitului, de preferință integrate pe aceeași pastilă. Ceea ce rezultă este așadar un „hibrid" care îmbină avantajele

Scanned with OKEN Scanner



Fig. 12.8. Cu ajutorul unei reacții registrul de deplasare al circuitului LSSD devine un generator pseudoaleator, permițînd formarea vectorilor de autotestare.

autotestării prin analiză de semnătură cu cele ale tehnicii LSSD și anume, fapt notabil, cu o creștere ca complexitate (respectiv ca suprafață a pastilei) relativ mică, pentru că majoritatea registrelor sînt de fapt părți active ale circuitului testat [12.11]. ■

• Una dintre cele mai sugestive aplicații ale circuitelor LSSD se referă la autodiagnoza efectuată în cadrul unui tester VLSI și anume MegaOne (Megatest Corp., San Jose), la nivelul plăcilor cu circuite integrate, folosind o tehnică pipeline adică „decalare" [12.12]. Mega One este un sistem complex, cu 250 plăci și 60 000 componente, active și pasive; introducerea autotestării, departe de a fi un act gratuit, este deci pe deplin justificată, iar ea a obligat pe constructor la o creștere în hardware de circa 20%. O serie de avantaje importante, unele generate de factori psihici (încrederea utilizatorilor în testerul respectiv) altele strict obiective (reducerea timpului de depanare maxim la sub 1 oră, etc.) compensează însă pe deplin creșterea costurilor. La acest efect contribuie însă și anumite subsisteme auxiliare introduse de proiectanți cu scopul de a mări concomitent atît siguranța în funcționare, cît și acuratețea testării. Astfel, o unitate de monitorizare urmărește condițiile de funcționare ale sistemului de testare MegaOne în 700 puncte



Fig. 12.9. Circuitul LSSD efectuează autodiagnoza la nivelul fiecărei plăci a sistemului de testare MegaOne.

(temperaturi, tensiuni, curenți, debite de aer etc.) ; în plus, testerul este dotat cu un subsistem de diagnostic inteligent, dispunînd de rutine de diagnostic eficiente pentru localizarea defectelor și cu dispozitive de autocalibrare, implicate în controlul semnalelor de testare.

Circuitul LSSD de autodiagnoză (fig. 12.9) este prezent pe fiecare din plăcile sistemului de testare. S-a văzut că o trăsătură tipică a sistemului LSSD este împărțirea circuitului în module (grupe) înrudite, cu funcții logice similare, și testarea fiecărui modul cu ajutorul registrului de deplasare respectiv și a memoriilor asociate. Modulele sînt blocuri sau rețele de logică combinațională, iar circuitele pipeline (de decalare), conținînd și memoriile, separă blocurile combinaționale între ele. O astfel de dispoziție vizează cel puțin două obiective importante. Ea permite, pe de o parte, funcționarea registrului de deplasare în cele două regimuri impuse (transferul paralel al datelor în regimul normal, deci la funcționarea ca tester VLSI, și transferul serie scan in/scan out la autodiagnoză) ; pe de altă parte, se realizează cu ușurință comanda fiecărui circuit LSSD de către unitatea centrală, prin intermediul magistralei de 16 biți și a logicii aferente, ceea ce revine la a spune că în spațiul de adresare al memoriei CPU s-au prevăzut locații adiționale pentru fiecare din circuitele de autodiagnoză ale testerului. Se observă că cir-

Scanned with OKEN Scanner

cuitul LSSD posedă un tact pipeline și un tact de deplasare, precum și posibilitățile de comandă normal/diagnoză. O cale de date funcționale leagă succesiv toate cele N circuite pipeline, precum și blocurile logice combinaționale. Uzînd numai de tactul pipeline, această cale de date este suficientă pentru a asigura funcțiile fiecărei plăci în regimul de testare (normal). Atunci cînd sistemul lucrează în regim de autodiagnoză sînt însă necesare atît semnalele de diagnoză, cît și tactul pipeline și cel de deplasare, deoarece datele trebuie mai întîi introduse în memorii, apoi transferate la nivelul pipeline următor și, în sfîrșit, extrase pentru evaluare. Remarcabil, între altele, este faptul că pentru a evalua datele la un anumit nivel programul le deplasează, le examinează și le deplasează înapoi, fără să distrugă starea sistemului, iar operația se efectuează mai rapid în comparație cu alte tehnici ; și încă un efect notabil : în asociație cu unitatea de monitorizare sistemul LSSD al plăcilor este apt să pună în lumină nu numai existența unui defect, ci și iminența apariției lui ; căci, în momentul în care unitatea de monitorizare indică de exemplu o temperatură sau o tensiune anormală, calculatorul invocă programul de diagnoză adecvat, încercînd izolarea zonei suspecte și eliminarea on-line a sursei defectului și numai dacă acest lucru nu e posibil este întreruptă funcționarea testerului pentru înlocuirea plăcii.

Programul de autodiagnostic inteligent constituie auxiliarul cel mai prețios pentru un operator avizat, căci el conține toate informațiile privitoare la funcțiile testerului, inclusiv modul de interacțiune a acestora, surprinzînd cu fidelitate relațiile dintre diversele subsisteme, blocuri și module funcționale. Este constituită astfel o bază de date suficient de completă pentru a permite, ulterior, stabilirea strategiei de autodiagnostic optimă pentru o situație dată. În virtutea acelorași date softwareul de diagnostic comandă autotestarea pe mai multe nivele. Se începe cu nivelul cel mai general, referitor la sistemul în ansamblu (nivelul 1), (continuîndu-se cu următorul în care sistemul se consideră împărțit în blocuri mari de testare (nivelul 2), apoi în blocuri de testare mai mici, compuse din cîteva plăci fiecare (nivelul 3) și, în sfîrșit, la ultimul nivel (4) sînt testate plăci individuale. Pentru uzul specialistului de sistem — dar nu și al operatorului — există posibilitatea să se acționeze și la nivele mai mici, pentru testarea componentelor, în scopul izolării celor defecte și înlocuirii lor. ■

Dispozitivele evoluate, moderne, de autodiagnoză conferă o siguranță ridicată în funcționare și reduc considerabil timpul de depanare. Progrese majore în această direcție sînt totuși de așteptat, deși, după cum se va vedea, ele vin din exteriorul domeniului.

Scanned with OKEN Scanner

12.5. Autodiagnoza și inteligența artificială

Disciplina spre care se îndreaptă azi toate speranțele de reîmprospătare a ideilor în materie de autotestare și autodiagnoză este inteligența artificială. Înainte de a vedea la ce rezultate a condus pînă acum această linie evolutivă, cîteva elemente de inteligență artificială, legate direct de problema testării, sînt necesare pentru precizarea ideilor.

12.5.1. Strategii de căutare euristice

Inteligența artificială are în prezent aproape tot atît de multe definiții ca și inteligența naturală și, exact ca în cazul acesteia din urmă, fiecare definiție are susținătorii și adversarii ei. Noi vom prefera să aderăm aici la definiția lui N. J. Nilsson, conform căreia *inteligența artificială* este o disciplină care urmărește construirea de mașini capabile să efectueze sarcini care reclamă, în mod obișnuit, aportul inteligenței umane [12.13]. Deși s-ar putea obiecta că în acest fel nu facem decît să definim inteligența artificială prin cea umană (ea însăși în esență nedefinită), opțiunea noastră are totuși avantajul de a crea o analogie sugestivă între activitatea inteligentă a specialistului de service, în căutarea unui defect subtil, și funcționarea unui tester bazat pe principiile inteligenței artificiale. Să remarcăm în spiritul acestei analogii că specialistul dispune inițial de un model mai mult sau mai puțin relevant al dispozitivului testat și că el încearcă să rezolve o problemă (și anume identificarea defectului) în baza diferențelor dintre modelul conceptual și modelul rezultat din măsurări, astfel încît diferențele să fie eliminate. Specialistul va apela de preferință la o metodă de rezolvare euristică a problemei, care să-l ducă pe o cale cît mai directă la rezultatul căutat.

Anumiți termeni din această formulare se cer comentați în contextul propriu inteligenței artificiale.

— Un *model* este o reprezentare a realității, mai exact o reprezentare simbolică, în care diversele stări și acțiuni din lumea reală sînt exprimate prin simboluri și operații cu simboluri. Astfel, într-un circuit analogic, de pildă un filtru RC, tensiunile din diferitele noduri pot fi exprimate prin numere complexe (simboluri), iar operațiile cu aceste numere, în acord cu ecuația (modelul) filtrului, permit calculul oricărui regim de lucru dorit. Un model nu trebuie însă să fie neapărat o ecuație, deci o relație funcțională ; el poate foarte bine să fie un graf sau o matrice care exprimă tranzițiile între stările unui sistem. Astfel matricea din fig. 12.10 a exprimă faptul că între stările *A*, *B*, *C* ale sistemului au loc tranziții în ambele sensuri, cu excepția tranzițiilor de la *B* la *C*, care sînt nule, și același lucru este evidențiat de graful din dreapta matricii.

Scanned with OKEN Scanner

— Termenul de *euristic* a fost utilizat pentru prima oară de Polya, în 1954, pentru a desemna modul specific în care adeseori matematicienii „găsesc" demonstrația unei teoreme : ei pornesc de la ipoteze, principii nedemonstrate, sau chiar ficțiuni, pentru a descoperi în final adevăruri noi. O astfel de cale are, de regulă, puțin în comun cu forma finală a demonstrației (ceea ce confirmă opinia că rezultatele matematice sînt rareori redate în forma în care au fost descoperite). Euristica este uneori privită ca o artă, în speță „arta inventatorului" de a găsi soluții tehnice noi prin întrebări ingenios orientate, sau chiar arta de a conduce o discuție cu scopul de a descoperi adevărul.

În 1957 Newell, Shaw și Simon au demonstrat că anumite tehnici euristice sînt programabile, și că un astfel de program este un instrument puternic pentru obținerea soluției într-o categorie largă de probleme. Acesta a fost punctul de plecare pentru elaborarea unor programe euristice cu arie extrem de largă, de pildă, așa-numitul *General Problem Solver* (GPS) [12.14].

Rezolvarea problemelor prin GPS presupune două faze : analiza mijloace-scopuri și determinarea recursivă a soluției. Contextul real este format din obiecte, iar acestea sînt exprimate prin atribute. Impedanțele existente între pinii circuitelor integrate din fig. 12.10, *b*, notate cu X_{12}, X_{23}, X_{13}, sînt atribute ale integratelor. Problema are sens în momentul în care apar *diferențe* între atributele obiectelor (în exemplul considerat integratul din dreapta, cu un scurtcircuit între pinii *2* și *3*). Să presupunem că există unul sau mai mulți operatori capabili să modifice atributele obiectelor. Atunci se poate constitui o tabelă operatori-diferențe, cuprinzînd toți operatorii și modul în care au ei efect asupra diferențelor, astfel încît, în cazuri simple cum este cel considerat aici, diferențele să fie eliminate imediat, sau, dacă acest lucru nu e posibil, să fim conduși la o subproblemă rezolvabilă. Se semarcă faptul că analiza mijloace-scopuri urmărește în esență ca un operator să se aplice numai cu un țel bine determinat, iar efectul să fie reducerea a cel puțin unei diferențe ; bineînțeles, aceasta presupune implicit că diferențele sînt independente, deci că este exclus ca micșorarea unei diferențe să le crească pe celelalte.

Un caz mai complex de analiză este ilustrat de schema din fig. 12.10, *c*. Presupunem că se dispune de o ordonare a diferențelor, efectuată după criterii fixate a priori de programator, și că D este diferența cea mai importantă între atributele obiectelor X și Y. Etapa următoare este eliminarea diferenței D, ceea ce înseamnă următoarele operații :

— listarea operatorilor $Q_1, Q_2, \ldots Q_k$ care au efect asupra diferenței D ;

— alegerea dintre aceștia a operatorilor care sînt aplicabili la X. Fie Q_i un astfel de operator, în sfîrșit

Scanned with OKEN Scanner



Fig 12.10. Modele (*a*) și diferențe între atributele circuitelor (*b*) ; în (*c*). eliminarea diferenței D cu ajutorul operatorilor Q_i.

— aplicarea lui Q_i la X, care, astfel, se transformă în $\hat{X}$.

Aceste operații sînt vizibile pe subprogramul din partea de jos a fig. 12.10, *c*. Odată X obținut, ultima etapă este transformarea acestuia în Y și problema este rezolvată. Este însă posibil ca secvența de mai sus să nu conducă direct la rezultatul căutat, ci la o subproblemă (situația cea mai frecventă în practică), în care caz GPS trebuie să fie capabil să se cheme pe sine însuși ca o subrutină, adică trebuie să fie un program re-

Scanned with OKEN Scanner

cursiv. În aceste condiţii GPS devine un instrument util pentru rezolvarea unui spectru larg de probleme, inclusiv generarea automată a planurilor. Să ne oprim puţin asupra acestui ultim aspect, important în tehnicile de testare bazate pe inteligenţa artificială.

12.5.2. Planuri şi teste

Vom porni de la observaţia că, în ciuda aparenţelor (care au creat la început un anumit curent de opinie), GPS nu este o metodă de rezolvare cu caracter antropomorf. După cum s-a văzut, în cadrul programului GPS orice pas nou spre găsirea soluţiei se alege funcţie de factori locali, fără să se ţină cont de efectul pe care opţiunea respectivă l-ar putea avea asupra întregii secvenţe. Din contra, inteligenţa umană pare mai înclinată spre respectarea condiţiilor globale, iar un exemplu simplu îl constituie modul în care orice turist îşi face planul de călătorie : el va decide mai întîi oraşele pe care va dori să le viziteze şi abia după aceea va integra în planul său mijloacele de transport : autobuz, tren, vapor etc. Întrebarea este în ce mod poate fi inclus un astfel de plan global într-un program de rezolvare a problemelor ? O soluţie posibilă este aplicarea tehnicii GPS întîi într-un spaţiu de planificare simplificat unde se consideră numai diferenţele importante dintre obiecte. Soluţia rezultantă poate servi apoi ca obiectiv pentru rezolvarea problemei într-un spaţiu mai larg, cu diferenţe mai fine, şi aşa mai departe, pînă se ajunge la spaţiul originar. În alternativă, un plan general poate fi obţinut prin abstractizarea soluţiei unei probleme particulare deja rezolvată, aşa cum s-a procedat cu STRIPS (Stanford Research Institute Problem Solver) programul de comandă al robotului Shakey. Robotul acceptă comenzi într-o engleză simplificată şi efectuează diverse opefaţii într-un mediu constituit din camere (r_1, r_2....), uşi între camere (d_1, d_2...) şi cutii (b_1, b_2...) care pot fi deplasate de robot dintr-o cameră în alta. STRIPS descrie această lume elementară a robotului prin clauze de forma :

CONNECTS(d_1, r_1, r_2)

cu semnificaţia că uşa d_1 leagă camerele r_1 cu r_2. Astfel, soluţia unei probleme în STRIPS poate fi de exemplu de forma :

PUSHTRU(b_2, d_2, r_2, r_1)

adică „împinge cutia b_2 din r_2 în r_1 prin uşa d_2).

La generarea automată a planurilor este necesar să se facă distincţie între două situaţii — cu totul diferite între ele ca grad de complexitate — după cum efectele operatorilor disponibili sînt sau nu specificate, iar starea iniţială este fixată sau liberă. În primul caz (efecte complet specifi-

Scanned with OKEN Scanner



Fig. 12.11. Un plan simplu este de fapt o problemă de „puzzle" : să se ajungă din *1* în *14* cu ajutorul celor 3 operatori (*i* — sînt stările indefinite).

cate şi stare fixată) avem de-a face cu o *planificare simplă*, în celălalt caz cu o *planificare complexă*. Este evident că, datorită specificării complete a efectelor produse de operatori, orice problemă de planificare simplă se reduce la o rutină de căutare euristică. Planul rezultant include o cale univocă, fără salturi aleatoare, care conduce de la starea iniţială la cea finală, adică la defectul căutat în cazul tehnicilor de testare. Rutina de căutare este exact cea dintr-o problemă de „puzzle", adică din jocurile pentru o persoană cu informaţie completă. Un astfel de joc, într-o formă mult simplificată, se poate vedea în fig. 12.11. Stările sînt definite prin mulţimea *A*, care cuprinde numerele naturale de la 1 la 15, orice alt număr fiind considerat indefinit. Se folosesc trei operatori unari, reprezentînd respectiv operaţiile de „dublare", „scădere cu 5" şi „scădere cu 8". Problema este să se transforme starea *1* în starea *14* pe calea cea mai scurtă. Se vede din figură că planul rezultant include, stările *1, 2, 4, 8, 3, 6, 12, 7* şi *14* şi pentru obţinerea lui a fost necesar ca operatorii să se aplice de 8 ori; planul este fără îndoială univoc deoarece restul operaţiilor conduc fie la stări idenfinite (notate cu „*i*"), fie la reluarea unor stări definite, dar care ar genera o cale mai lungă. Cazul planificării complexe este analizat în detaliu în [12.13].

Scanned with OKEN Scanner

O problemă delicată la elaborarea planurilor este alegerea limbajului de programare. În principiu, orice limbaj de calculator poate fi folosit pentru planificare, dar rezultatul este cel mai adesea o exprimare greoaie, fără suplețe. Motivul constă în faptul că limbajele destinate calculatoarelor convenționale nu fac uz de anumite construcții lingvistice, frecvent folosite în formularea oricărui plan și care pot simplifica mult exprimarea. De aceea s-au conceput limbaje speciale pentru obiectivele inteligenței artificiale, primul în ordinea apariției fiind IPL-V (Information Processing Language-V), un limbaj care operează cu calcule simbolice în locul celor obișnuite. Pornind de aici McCarthy propune limbajul LISP, iar în anul 1972 Hewitt elaborează PLANNER, ambele foarte potrivite pentru rezolvarea problemelor și planificare. Să examinăm sumar aceste ultime limbaje, deoarece ele au aplicații importante în tehnicile de testare, autotestare și autodiagnoză.

O trăsătură generală se distinge de la început: limbajele de planificare trebuie să fie în concordanță cu intuiția, deoarece ele operează cu aceleași entități primitive ca și aceasta. și anume obiecte din lumea înconjurătoare, proprietăți și relații ale obiectelor. O notație simplă care satisface condiția cerută este cea bazată pe prefixe. Astfel, pentru a menționa o anumită proprietate a unui obiect scriem (HEAVY, O_1), ceea ce înseamnă „obiectul O_1 este greu" sau (IN B_1, O_2) cu semnificația „obiectul O_2 se află în cutia B_1". Însă atunci cînd intervin și relații între obiecte trebuie să se facă o distincție clară între relații, proprietăți și obiecte, deoarece însăși proprietățile pot fi la un moment dat obiecte, funcție de contextul respectiv (alb este o proprietate a obiectelor, dar culoarea albă este un obiect). Distincția se face tot prin prefixe, scriindu-se: O_1 atunci cînd O_1 reprezintă un obiect și $*O_1$ cînd este vorba de „relația O_1"; de exemplu, pentru a exprima relația (evenimentul) „testerul automat pune pinul P_1 la nivelul logic superior" se scrie

: REL 1 = (*SET : P_1 : HIGH : TESTER)

Similar, prin combinarea relațiilor

: REL 2 = (*ISOLATE : R_1) : REL 3 = (*CHECK : M_1)

referitoare la rezistorul R_1 și memoria M_1 și folosind relația BEFORE pentru a indica ordinea operațiilor

: REL 4 = (*BEFORE : REL 3 : REL 2)

se poate ușor scrie „izolează întîi rezistorul R_1, apoi testează memoria M_1" adică

: REL 5 = (*BEFORE : (*CHECK : M_1) : (*ISOLATE : R_1))

o frază care poate figura în orice plan de testare. Totuși, pentru formularea propozițiilor mai complexe este convenabil să se folosească ca auxiliar reprezentarea prin grafuri, știindu-se că între structurile de grafuri și rețelele de relații există un izomorfism.

Scanned with OKEN Scanner

Limbajul LISP pare să fi inspirat multe din implementările recente în testarea bazată pe principiile inteligenței artificiale; inclusiv în faza de proiectare a circuitelor de autotestare, ce urmează să fie incluse în diferite integrate VLSI pentru a le ridica siguranța în funcționare. Necesitatea unui auxiliar inteligent de proiectare se resimte mai ales în cazul integratelor pentru utilizări specifice, elaborate de regulă într-o mare varietate de tipuri. Aceasta este de fapt categoria de aplicații pentru care a fost conceput LOOPS (LISP Object-Oriened Programming System) sistem elaborat de GEC Research, Wembley, Anglia [12, 15], a cărui schemă de principiu este ilustrată în fig. 12.12, *a*. LOOPS



Fig. 12.12. Folosind inteligența artificială sistemul LOOPS elaborează circuite de autotestare (*a*), iar sistemul Westinghouse „învață" regulile de depanare în timpul operațiilor respective (*b*).

Scanned with OKEN Scanner

examinează mai întîi proiectul integratului, apoi elaborează circuitele de autodiagnoză pertinente, în vederea includerii lor în integrat, folosind biblioteca de circuite şi ţinînd cont de condiţiile de funcţionare impuse. Operaţia se bazează pe rutine de căutare, aşa cum s-a văzut mai înainte. La sfîrşit, utilizatorul introduce reastricţiile spaţial-temporale, spre a permite sistemului LOOPS să rafineze rezultatul cu ajutorul planurilor de testare Un sistem similar pînă la un anumit punct este DEFT, conceput la universitatea Purdue, deşi acesta este mai degrabă un instrument de cercetare, orientat spre creşterea automată, fără intervenţia specialistului, a testabilităţii circuitelor integrate. ■

• Pentru facilitarea depanării sistemelor de testare, VLSI Teradyne a construit recent sistemul MIND (Machine for Intelligent Diagnosis), care face apel în egală măsură la analiza algoritmică a defectelor ca şi la experienţa specialiştilor de service. Diversele sisteme MIND dintr-o arie dată sînt conectate cu un centru care colectează informaţiile de service, le analizează şi le stochează într-o bază de date, modificînd regulile de intervenţie pe măsura achiziţiei de date noi. Aceste reguli sînt apoi comunicate tuturor sistemelor MIND. Efectul unei astfel de tehnici adaptive este, între altele, reducerea timpului de depanare cu cel puţin 50%, ceea ce reprezintă destul de mult, dacă ţinem cont de complexitatea testerelor VLSI. ■

• Fig. 12.12, *b* redă schema sistemului Westinghouse; care, bazat de asemenea pe mijloacele inteligenţei artificiale, urmăreşte creşterea eficienţei testării şi uşurarea efortului depus de tehnicianul de service. Sistemul dispune de două baze de date, una pentru proiecrare, cealaltă pentru testare. Prima conţine date despre schemele circuitelor şi modul lor de funcţionare; ea este conectată cu sistemul CAD (Computer Aided Design). La rîndul ei baza datelor pentru testare conţine toate informaţiile privitoare la stimuli, simptome şi defecte. Un dispozitiv de inferenţă cauzală elaborează cu ajutorul acestor date strategiile de diagnoză a defectelor, beneficiind totodată de legătura printr-o interfaţă cu specialistul de testare. La acest efect contribuie şi aşa-numita „rule-based inference" care permite sistemului să „înveţe" din experienţa specialistului, chiar în timpul depanării. ■

12.6. Concluzii

Incidenţa în aplicaţii a sistemelor cu prescripţii de siguranţă severe a generat mai multe linii de cercetare şi dezvoltare soldate cu rezultate notabile. O primă linie a condus la realizarea calculatoarelor non-stop.

Scanned with OKEN Scanner

O alta, urmărind *automatizarea depanării* (mai ales prin tehnica analizei de semnătură), oferă șansa de a minimiza timpul de intervenție, crescînd totodată acuratețea operațiilor. Șansele cele mai mari par însă să revină sistemelor de testare și autotestare bazate pe principiile inteligenței artificiale. Prin aplicarea strategiilor de căutare euristice și elaborarea unor planuri de testare eficiente se reușește astfel ca dignoza să devină un proces clar direcționat, operatorul fiind condus fără efort la identificarea defectului; similar, în cazul circuitelor de autodiagnoză sistemul elimină operativ defectele, semnalizînd și conectînd blocurile redundante. Înseamnă aceasta că experiența și abilitatea specialistului devin superflue? Răspunsul este desigur negativ, cu atît mai mult cu cît sistemele de testare, în această etapă superioară, sînt apte să învețe de la specialist; iar competența acestuia — rezultat al unui îndelungat proces de învățămînt — este mult mai bine utilizată.

Scanned with OKEN Scanner

BIBLIOGRAFIE

Capitolul 1

[1.1] Teodorescu, D.: **Rechnerunterstützte Prozessautomatisierung — ein Trend zu intelligenten Unterstationen**, Messen Prüfen, Automatisieren, nr. 6/7, p. 396—403, 1983.

[1.2] Dillman, R., Faller, P.: **Kraft-Momenten-Sensorsystem für Industrieroboter**. Elektronik, nr. 8, p. 89—95, 1982.

[1.3] Teodorescu, D.: **Introducere în Microelectronică**. Editura Facla, Timişoara, 1985.

[1.4] Filă de catalog pentru integratul HDAS 8 (Itersil Datel), 1986.

[1.5] Filă de catalog pentru integratul MP 32 (Burr Brown), 1986.

[1.6] Voigt, D.: **Flexible Messdatenerfassung mittels dezentraler Intelligenz**. Elektronik, nr. 9, p. 61—67, 1982.

[1.7] Gross, C.: **Systemes d'acquisition decentralises**. Electronique Industrielle, nr. 32, p. 59—62, 1982.

[1.8] Rychetsky, W.: **Ein System zur Datenerfassung und Prozesskontrolle**. Elektronik, nr. 14, p. 43—47, 1982.

[1.9] Sölter, H. J., Bongard, H.: **Mikroprogramm-Steuereinheit beschleunigt Datenerfassung**, Elektronik, nr. 20, p. 53—56, 1985.

[1.10] Schweinzer, H.: **Ein schneller Signalverarbeitungsrechner**. Elektronik, nr. 14, p. 53—58, 1985.

[1.11] McDonough, K., Candel, E. ş.a.: **Microcomputer with 32 bit arithmetic does high-precision number crunching**. Electronics, February p. 105—110, 1982.

[1.12] Geber, T., Cristea, V. ş.a.: Echipamente periferice. Editura Tehnică, Bucureşti, 1986.

Capitolul 2

[2.1] Teodorescu, D.: **Messdatenerfassung in Systemen mit dezentraler Struktur**, messen prüfen automatisieren, nr. 7/8, p. 315, 1988.

[2.2] Teodorescu, D.: **Serieller 12-bit AD-Wandler vereinfacht Messdatenerfassung**. elektronik-industrie, nr. 5, p. 285, 1988.

Capitolul 3

[3.1] Teodorescu, D.: **Introducere în microelectronică**. Editura Facla, Timişoara, 1985.

[3.2] Teodorescu, D.: **Sisteme automate deterministe**. Editura Tehnică, Bucureşti, 1984.

[3.3] Cartianu, Gh., Constantin, I.: **Sinteza în domeniul frecvenţei**. Editura Academiei R.S.R., Bucureşti, 1974.

[3.4] Arnold, M.: **Mittelwertbildung zeitabhängiger Signale**. Electronik, nr. 8, p. 96—98, 1982.

Capitolul 4

[4.1] Teodorescu, D.: Bussysteme und Messperipherien. messen, prüfen automatisieren, nr. 7/8, p. 404—408 şi nr. 9, p. 452—458, 1985.

[4.2] Bödendorfer, K.: **IEC-Bus vereinfacht Temperaturmesstechnik im Labor**. Elektronik, nr. 21, p. 117—121, 1980.

[4.3] Luskow, A.: **Catch the data-bus — the economical may**. Electronics, January, p. 49—57, 1982.

Scanned with OKEN Scanner

[4.4] Laes, R.: **IEEE-488: plus de problemes de distance grace aux fibre optiques.** Mesures, Octombr., p. 30—33, 1984.
[4.5] Jessen, K.: **Premier instrument de mesure compatible HP-IL: un multimetre 200000 points.** Electronique Industr. nr. 26, p. 53—56, 1982.
[4.6] Meyer, L.: **Calkulatorlike controller teaches precision multimeter new steps.** Electronics, April, p. 105—112. 1980.
[4.7] Sampl, S.: **HP-IL, data aquisition, control system opens new measurement territory.** Electronics, October, p. 105—108, 1982.
[4.8] Estrin, J., Carrico, B.: **Gateway promise to link local networks into hibrid systems.** Electronics, September, p. 145—150, 1982.

Capitolul 5

[5.1] Teodorescu, D.: **Zuverlässigkeit der IC-Schaltungen.** Messen Prüfen Automatisieren, nr. 10, p. 624—628 și nr. 11, p. 204—210, 1986.
[5.2] Moore, R., Anzelmo, T.: **Multiprocessor makes parallelism work.** Electronics, September 2, p. 46—48, 1985.
[5.3] Teodorescu, D.: **Bussysteme und Messperipherien.** Messen Prüfen Automatisieren, nr. 7/8, p. 404—408, și nr. 9, p. 452—458, 1985.
[5.4] Diebenbusch, K.: **Ethernet: Grundlagen-Eigenschaften-Möglichkeiten.** Elektronik, September, p. 99—103, 1982.
[5.5] Schmid, H.: **Multi-Mikroprozessorsysteme.** Elektronik, Ianuar, p. 87—95, 1982.
[5.6] Speth, S.: **IEEE-P896-Bus, Kommunikationspfad für 16-und 32-Bit Prozessoren,** Elektronik, Mai, p. 107—110, 1982.
[5.7] Rau, S.: **Advanced processor independent bus rides on Eurocard hardware.** Electronics, December, p. 63—66, 1982.
[5.8] Rudyk, M.: **VME-Bus, Modulares Konzept für μC-Kasten mit Europaformat.** Elektronik, Mai, p. 90—96, 1982.
[5.9] Kind, R.: **Der Inter-Intelligence-Bus.** Elektronik, Mai, p. 104—106, 1982.
[5.10] Günther, P.: **Dezentrale, asynchrone Bus-Steuerung für Multi-Mikroprozessor-System.** Elektronik, Febr., p. 53—60, 1982.
[5.11] Hucket, P., Thow, G.: **Fehleranalyse bei digitalen Übertragungssysteme.** Elektronik, Mai, p. 51—58, 1982.
[5.12] Kafka, G.: **Messtechnik in der Datenkommunikation.** Elektronik, April, p. 121—129, 1982.

Capitolul 6

[6.1] Teodorescu, D.: **Introducere în microelectronică.** Editura Facla, Timișoara, 1985.
[6.2] Teodorescu, D.: **Sisteme automate deterministe.** Editura Tehnică, București, 1984.
[6.3] Pitalieri, M., Bozotti, C.: **Chip trio simplifies precise position control.** Electronics, September 8, p. 125—129, 1981.
[6.4] Sax, H.: **Positionierungssystem kommt mit drei Chips aus.** Elektronik, nr. 18, p. 47—54, 1980.
[6.5] Neumann, O.: **CMOS circuit controls stepper motor.** Electronics, September 8, p. 165—167, 1982.
[6.6] Sax, H.: **Schrittomtoransteuerung mit monolithischen Baustein.** Elektronik, nr. 23, p. 67—71, 1980.
[6.7] Gugg, H., Sax, H.: **Schrittmotoren optimal angesteuert.** Elektronik nr. 26, p. 43—49, 1980.
[6.8] Ward, R.: **Interface software form smart stepper controller.** Electronics December 29, p. 84—88, 1982.

Scanned with OKEN Scanner

[6.9] Teodorescu, D.: **Speicherbausteine für moderne Steuerungen.** Elektr. Maschinen, EMA, nr. 11, p. 379—391, 1985.
[6.10] Jewell, G.: **PROM forms flexible stepper-motor controller.** Electronics May 5, p. 130—133, 1982.
[6.11] Kunz, W.: **Mehrachsige, schnelle Schrittmotorsteuerung mit beliebigen Frequenz-Zeit-Profil.** Elektronik, nr. 16, p. 35—38, 1982.
[6.12] Toacşe, G., Romanca, M., Pană, G.: **Step transductor for PM hybrid stepping motor.** Electric Machines and Power Syst. nr. 11, p. 347—456. 1986.

Capitolul 7

[7.1] Sax, H.: **Positionierungsystem kommt mit drei Chips aus.** Elektronik, nr. 18, p. 47—54, 1980.
[7.2] Teodorescu, D.: **Kleinantriebe mit intelligenten Steuerungen.** Elektrische Maschinen, EMA, nr. 2, p. 33—42 şi nr. 3, p. 67—71, 1988.
[7.3] Teodorescu, D.: **16 Bit DA-Wandler erhöht Leistung von Positionierungssystemen.** elektronik-industrie, nr. 8, p. 61—64, 1987.

Capitolul 8

[8.1] Teodorescu, D.: **A Riccati-like equation arising in suboptimal control.** Internat. Journ. Contr. vol. 44, nr. 5, p. 1 219—1 224, 1986.
[8.2] Teodorescu, D.: **Operationsverstärker optimiert Gleichstrommotorantriebe.** elektronik-industrie, nr. 3, p. 74—80, 1988.

Capitolul 9

[9.1] Teodorescu, D.: **Automatische. Testsysteme und moderne Teststrategien.** messen, prüfen, automatisieren, nr. 10, p. 572—579, 1987.
[9.2] Teodorescu, D.: **Introducere în Microelectronică.** Editura Facla, Timişoara, 1985.
[9.3] Painke, H.: **LSI-Test schon beim IC-Design berücksichtigt.** Elektronik, nr. 26, p. 69—74, 1980.
[9.4] Rosenberg, S.: **Test and screens weed out failures, project rates of reliability.** Electronica, August, p. 136—141, 1980.
[9.5] Schwartz, P.: **Le „burn-in" — une garantie de la fiabilité des circuits integres.** Electronique Industrielle, nr. 16, p. 57—62, 1981.
[9.6] Palo, S.: **Reliability prediction of microcircuits.** Microelectron. Reliabil., vol. 23, nr. 2, p. 283—294, 1983.
[9.7] Jääskeläinen, P.: **LSI Reliability prediction based on time.** Microelectron. Reliabil., vol. 20, p. 351—356, 1980.
[9.8] Sachs, L.: **Statistische Auswertungsmethoden.** Springer Verlag, Berlin, 1972.
[9.9] Bobbio, A., Cumani, A.: **A Markov approach to wear-out modelling.** Microelectron. Reliabil., vol. 23, nr. 1, p. 113—119, 1983.
[9.10] Bobbio, A., Cumani, A.: **Modelling wear-out by multistate Homogeneous Markov processes** in **„Reliabil. in electrical and electronic components and systems"** North Holland PC, 1982.
[9.11] Bogdanoff, J. L., Kozin, F.: **On a new cumulative demage model for fatigue.** Proc. Annual Reliab. and Maintainab. Symp., p. 9—18, 1981.
[9.12] Teodorescu, D.: **Modele Stohastice Optimizate.** Editura Academiei Bucureşti, 1982.

Scanned with OKEN Scanner

Scanned with OKEN Scanner

Capitolul 10

[10.1] Teodorescu, D.: **Selbstprüfende und fehlerkorigierende Systeme.** messen, prüfen, automatisieren, nr. 1/2, p. 72—76, şi nr. 3, p. 154—156, 1987.

[10.2] Teodorescu, D.: **Zuverlässigkeit der IC-Schaltungen.** Messen, Prüfen, Automatisieren, nr. 10, p. 624—628, şi nr. 11, p. 704—710, 1986.

[10.4] Teodorescu, D.: **Modele Stohastice Optimizate.** Editura Academiei Bucureşti, 1982.

[10.4] Hascher, W.: **Im Blickpunkt: Automatische Testsysteme.** Elektronik, nr. 5, p. 43—45, 1980.

[10.5] Moralee, D.: **Economics of using a.t.e.,** Electronics & Power, February, p. 176—180, 1980.

[10.6] Voigt, S.: **Testbarkeitsanalyse digitaler Schaltungen.** Elektronik, nr. 19, p. 71—77, 1982.

[10.7] Kirkland, T., Flores, V.: **Software checke testability and generates test of VLSI design.** Electronics, March 10, p. 120—130, 1983.

[10.8] Gärtner, A.: **CAD — Methoden beim Test von LSI — Schaltungen.** Elektronik, nr. 13, p. 117—120, 1982.

[10.9] Gillette, G. C.: **Tester takes on VLSI with 264 K vectors behind its pins.** Electronics, Nowember, p. 122—130, 1981.

[10.10] Palmquist, S., Hoeren, G.: **Logic analyser delieves test patterns too,** Electronics, September, p. 113—118, 1981.

[10.11] Natrasevschi, A.: **L'analyse de signature pour le test en production de cartes a microprocesseur.** Electronique Industrielle, nr. 8, p. 63—66, 1981.

[10.12] Scala, K.: **Flexible system tests RAMs using very precise signals,** Electronics, December, p. 132—138, 1980.

[10.13] Pantano, G.: **Systeme unique avec techniques functionelles et „in situ" pour test des cartes a LSI et VLSI.** Electronique Industrielle, nr. 9, p. 53—60, 1981.

[10.14] Coppernoll, T., ş.a.: **Wie testet man ein Betriebsystem?** Electronik, nr. 13, p. 113—120, 1982.

[10.15] Teodorescu, D.: **Automatische Testsysteme und moderne Teststrategien.** messen, prüfen, automatisieren, nr. 10, p. 572—579 şi nr. 12, p. 723—729, 1987.

Capitolul 11

[11.1] Teodorescu, D.: **Assoziationsspeicher und lernfähige Automaten.** messen, prüfen, automatisieren, nr. 10, p. 520—526, 1984.

[11.2] Goujon, P.: RAMs — **le probleme des erreurs fugitives dues au rayon alpha.** Electronique Industrielle, nr. 4, p. 59—60, 1980.

[11.3] Streit, D.: **Fehlerkorrektur-Baustein erhöht Systemzuverlässigkeit.** Elektronik, nr. 26, p. 57—60, 1980.

[11.4] Teodorescu, D.: **Modele Stohastice Optimizate.** Editura Academiei, Bucureşti, 1983.

[11.5] Teodorescu, D.: **Optimized reliability model.** Elektrotechnische Zeitschrift ETZ (A), vol. 96, p. 55p—564, 1975.

[11.6] Bennetts, B.: **Introduction to digital board testing.** Crane-Russak, New York, 1981.

[11.7] Bennetts, B.: **The philosophy of testing digital systems — a pragmatic approach.** Electronics & Power, February, p. 162—165, 1981.

[11.8] McKenny, V. G.: **Good bits swapped for bad in 64-Kbit EPROM.** Electronics, March, p. 115—121, 1980.
[11.9] Sachs, L.: **Statistische Auswertungsmethoden.** Springer Verlag, Berlin, 1972.
[11.10] Heimlich, A., Korelitz, J.: **Memory find and fixes errors to raise reliability of microcomputer.** Electronics, January, p. 168—172, 1980.
[11.11] Teodorescu, D.: **Introducere în Microelectronică.** Editura Facla, Timişoara, 1985.
[11.12] Fasang, P. P.: **Microbit brings self-testing on board complex microcomputers.** Electronics, March 10, p. 116—119, 1983.
[11.13] Fasang, P. P.: **Microbit, a method of built-in test for microcomputers.** Siemens Forsch. u.-Entwickl. Ber., vol. 12, nr. 1, p. 47—53, 1983.
[11.14] Huse, H.: **"Watch-dog" — Schaltungen erkennen µP-Systemstörungen.** Elektronik, nr. 4, p. 92—94, 1980.
[11.15] Teodorescu, D.: **Selbstprüfende und fehlerkorrigierende Systeme.** messen, prüfen, autom., nr. 1/2, p. 72—76 şi nr. 3, p. 154—156, 1987.

Capitolul 12

[12.1] Teodorescu, D.: **Automatische Testsysteme und moderne Teststrategien.** messen prüfen automat. nr. 10, p. 572—579 şi nr. 12, p. 723—729, 1987.
[12.2] Szot, J., Eatman. J.: **Microprocessors couple high speed with rad-hard performance.** Electronics, October 14, p. 38K—38N, 1985.
[12.3] Dernoschek, F.: **Sicherheitsrelevente Systeme,** Electronik, nr. 26, p. 27—31, 1982.
[12.4] Metz, S., Wilson, D.: **Service subsystem maintains fault tolerant computers on-line.** Electronics, November 30 p. 107—109, 1982.
[12.5] White, E.: **L'analyse de signature semi-automatique: une etape pour le depannage des systemes numeriques.** Electronique Industr., nr. 43, p. S33—S38, 1982.
[12.6] Seaton, J.: **Software automates repair at factory and depot.** Electronics, November 30, p. 102—106, 1982.
[12.7] Cassas, D.: **Automated tester puts service back into the field.** Electronics, November 30, p. 97—101, 1982.
[12.8] Teodorescu, D.: **Selbstprüfende und fehlerkorrigierende Systeme,** messen prüfen automat. nr. 1/2, p. 72—76, nr. 3, p. 154—156 şi nr. 4, p. 225—228, 1987.
[12.9] Fasang, P.: **Circuit module implements practical self-testing.** Electronics, May 19, p. 164—167, 1982.
[12.10] Teodorescu, D.: **Zuverlässigkeit der IC-Schaltungen.** Messen Prüfen Automat. nr. 10, p. 624—628 şi nr. 11, p. 704—711, 1986.
[12.11] Lyman, J.: **On-chip and functional testing spearhead attack on VLSI systems.** Electronics, November 3, p. 100—104, 1982.
[12.12] Swan, R., Kannall, G.: **VLSI chip test system tests itself at board level.** Electronics, August 5, p. 46—49, 1985.
[12.13] Findler, N.: **Künstliche Intelligenz und heuristisches Programmieren.** Springer-Verlag, Wien, 1975.
[12.14] Hunt, E.: **Artificial Intelligence.** Academic Press, New York, 1975.
[12.15] McLeod, J.: **The ATE-AI partnership is hitting its stride.** Electronics, September 4, p. 104—105, 1986.

Scanned with OKEN Scanner

Lei 20

Scanned with OKEN Scanner